基于verilog的音乐盒设计说明.doc

《基于verilog的音乐盒设计说明.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、EDA设计基础实验课程论文题目基于verilog的音乐盒设计学院通信学院专业班级通信111学生大彬哥指导教师2013年6月22日摘要使用VerilogHDL设计乐曲演奏电路，系统实现是用硬件描述语言VerilogHDL按分频控制的方式进行设计，然后进行编程、时序仿真、电路功能验证，奏出美妙的乐曲。通过控制输出到蜂鸣器的激励信号频率的高低和持续的时间，从而使扬声器发出连续的乐曲声，且当乐曲演奏完成时，保证能自动从头开始演奏。关键词：VerilogHDL；蜂鸣器；时序仿真AbstractUsingVerilogHDLmusicpl

2、ayingcircuitdesign,systemimplementationistouseVeriloghardwaredescriptionlanguageHDLdesignaccordingtocontrolbymeansoffrequencydivision,thencarriesontheprogramming,sequentialsimulation,circuitfunctionverification,playthewonderfulmusic.Bycontrollingtheoutputtothespeake

3、rofthediscretionoftheexcitationsignalfrequencyandduration,whichmakesthespeakersendsoutthecontinuousmusic,andwhenthemusicplayingiscomplete,ensurethatcanautomaticallyplayfromtheverybeginning.Keywords:VerilogHDL;Ensure;Sequentialsimulation目录摘要IAbstractII目录III第1章绪论11.课程

4、设计目的：12.课程设计要求：13.该方案可以实现的功能:1第2章应用工具介绍22.1EDA技术介绍22.2VerilogHDL语言介绍2第3章基本原理43.1音调的控制43.2音长的控制5第4章方案实现7第5章方案测试20第6章引脚锁定23第7章引脚锁定后下载程序24参考文献25第1章绪论1.课程设计目的：1）加深对EDA技术的理解，掌握乐曲演奏电路的工作原理2）了解怎样控制音调的高低变化和音长，从而完成乐曲的自动循环演奏。3）培养自主学习、正确分析和解决问题的能力2.课程设计要求：1）使用VerilogHDL设计乐曲演奏电

5、路，系统实现是用硬件描述语言VerilogHDL按分频控制的方式进行设计，然后进行编程、时序仿真、电路功能验证，奏出美妙的乐曲。2)通过控制输出到扬声器的激励信号频率的高低和持续的时间，从而使扬声器发出连续的乐曲声，且当乐曲演奏完成时，保证能自动从头开始演奏。3.该方案可以实现的功能:1)通过蜂鸣器播放音乐;2)通过一个开关实现两首乐曲的切换;3)在音乐播放的同时,会有led流水灯的闪烁.第2章应用工具介绍作为当今最流行的计算机软件系统，EDA技术是以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新

6、成果，进行电子产品的自动设计。EDA可提供文本输入以及图形编辑的方法将设计者的意图用程序或者图形方式表达出来，而我们经常用到的VHDL语言便是用于编写源程序所需的最常见的硬件描述语言（HDL）之一。2.1EDA技术介绍EDA是电子设计自动化(ElectronicDesignAutomation)的缩写,在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来。EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合

7、了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计[1]。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲

8、实现功能的描述文件。综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。也就是说，综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换低级的、可与目标器件FPGA/CPLD相映射的网表文件。在今天，