数电实验报告三.doc

数电实验报告三.doc

ID:58578153

大小:368.50 KB

页数:6页

时间:2020-10-19

数电实验报告三.doc_第1页
数电实验报告三.doc_第2页
数电实验报告三.doc_第3页
数电实验报告三.doc_第4页
数电实验报告三.doc_第5页
资源描述:

《数电实验报告三.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验三加法器一、实验目的1、掌握用SSI器件实现全加器的方法。2、掌握用MSI组合逻辑器件实现全加器的方法。3、掌握集成加法器的应用。二、实验设备及器件1、数字逻辑电路实验板1块2、74HC(LS)00(四二输入与非门)1片3、74HC(LS)86(四二输入异或门)1片4、74HC(LS)153(双四选一数据选择器)1片5、74HC(LS)283(4位二进制全加器)1片三、实验原理组合逻辑电路是数字电路中最常见的逻辑电路之一。组合逻辑电路的特点,就是在任意时刻电路的输出仅取决于该时刻的输入信号,而与信号作用前电路所处的状态无关。本实验是根据给定的逻辑

2、功能,设计出实现这些功能的组合逻辑电路。不考虑低位进位,只本位相加,称半加。实现半加的电路,为半加器。考虑低位进位的加法称为全加。实现全加的电路,为全加器。实现三个输入变量(一位二进制数)全加运算功能的电路称为1位全加器。实现多位二进制数相加有串行多位加法和并行多位加法两种形式,其中比较简单的一种电路是采用多个1位全加器并行相加,逐位进位的方式。实验用器件管脚介绍:1、74HC(LS)00(四二输入与非门)管脚如下图所示。2、74HC(LS)86(四二输入异或门)管脚如下图所示。3、74HC(LS)153(双四选一数据选择器)管脚如下图所示。4、74

3、HC(LS)283(4位二进制全加器)管脚如下图所示。四、实验内容与步骤1、用门电路实现全加器(基本命题)参照表达式Si=AiBiCiCi+1=(AiBi)Ci+AiBi其中为本位和,Si为低位向本位的进位,Ci+1为本位向高位进位,设计用与非门74HC(LS)00及异或门74HC(LS)86实现1位全加器的实验电路图,搭接电路,用LED显示其输出,并记录结果在下表:输入输出AnBnCn-1SnCn0000000110010100110110010101011100111111实验电路图:1--Ci+1进位2--Si本位3--A输入4--B输入5--

4、C输入将表达式反演得到Ci+1=1=其中D=AiBi1、由设计的实验电路图连接电路2、依次由ABC输入信号,观察led的工作情况并记录注意:由于led是低电平有效,当输出0是灯亮,输出1时灯灭。2、用数选器实现全加器(基本命题)参照和实验内容与步骤1完全相同的逻辑功能,设计用与非门74HC(LS)00和数选器74HC(LS)153实现1位全加器的实验电路图,搭接电路,用LED显示其输出,观察电路的逻辑功能是否与设计功能一致。实验电路图:1--A输入2--B输入3--C输入4--Si本位5--Ci+1进位1、由设计的实验电路图连接电路2、依次由ABC输

5、入信号,观察led的工作情况并记录并与实验一中对比看逻辑功能是否与设计功能一致。注意:由于led是低电平有效,当输出0是灯亮,输出1时灯灭电路中使能端1G2G均接低电平数据选择器的13和与非门的2与13均接高电平3、用全加器实现代码转换电路(扩展命题)设计用全加器74HC(LS)283实现8421码到余三码转换的实验电路图,搭接电路,用LED显示其输出,并记录结果在下表中。由于使用EWB512软件中没有283,且该电路只有二组输入一组输出比较简单就不做冗述对于全加器而言做加法运算在相应输入端输入对应数值A1~~A4为加数输入B1~~B4为被加数输入∑

6、1~~∑4和输出端C0为进位输入端C4进位输出端1、转换数值余三码比8421BCD码多0011,因此A输入端输入8421BCD码,而余三码与BCD码的差值0011作为被加数2、A1~~A4分别对应信号输入ABCD,B1~~B4对应信号0011,即B1B2输入00(接低)B3B4输入11(接高)∑1~~∑4对应输出的Y0~~Y3注意:由于8421BCD码向余三码变化为加法实现,正数的反码和补码与它本身一致,所以不作变化。如果反过来的话,做减法运算,要将被减数做补码的运算符号位要注意变化8421BCD码只有0000~~1001为有效3、按顺序将和输出端接

7、至led灯(低电平有效)4、输入8421BCD码信号,观察led灯工作状况将结果记录5、可由信号灯的显示读出转换出的余三码值结果如下表:输入输出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100五、实验总结通过本次试验已经掌握门电路器件实现全加器的方法,并对集成加法器的应用有初步了解,在实验过程中由于需要连接的线比较多,所以要格外小心。在实验一中需要经过反演规则将异或逻辑表达式反演为或非式。实验二主要是用另一个方法实现

8、全加器,注意数选器的数据选择规律,输入的被选择项中最小项确定输出项实验三注意到输入信号的顺序问题和输出信号接

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。