第六章(听课)-CMOS组合逻辑门的设计(朱平)ppt课件.ppt

《第六章(听课)-CMOS组合逻辑门的设计(朱平)ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6章CMOS组合逻辑门的设计CMOS组合逻辑门的设计.2本章重点深入讨论CMOS逻辑系列——静态和动态、传输晶体管、无比和有比逻辑优化逻辑门的面积、速度、能量或稳定性低功耗高性能的电路设计技术CMOS组合逻辑门的设计.36.1引言组合电路(非再生电路)的特点：任何时刻电路输出与其当前输入信号间的关系服从某个布尔表达式，不存在任何从输出返回至输入的连接。时序电路(再生电路)的特点：输出不仅与当前的输入数据有关，也与输入信号以前的值有关，可以通过一个或多个输出连回到某些输入实现。包括：一个组合逻辑部分和一个能保持状态的模块，如：寄存器、计数器、振荡器和存储器。评价一个逻辑门的设计指标：面积、速

2、度、能量和功率。不同的应用会有不同的重点指标Output=f(In)Output=f(In,PreviousIn)CombinationalLogicCircuitOutInCombinationalLogicCircuitOutInState(a)组合电路(b)时序电路CMOS组合逻辑门的设计.46.2静态CMOS设计静态CMOS每一时刻每个门的输出通过一个低阻路径连到VDD或Vss上同时在任何时候该门的输出即为该电路实现的布尔函数值动态CMOS把信号值暂时存放在高阻抗电路节点的电容上所形成的门比较简单且比较快速对噪声敏感程度增加本节讨论静态电路类型的设计：互补CMOS有比逻辑(伪NMOS

3、和DCVSL)传输管逻辑CMOS组合逻辑门的设计.56.2.1互补CMOS概念：静态CMOS门是上拉网络(PUN)和下拉网络(PDN)的组合PUN和PDN网络是以相互排斥的方式构成的在稳定状态时输出节点总是一个低阻节点VDDF(In1,In2,…InN)In1In2InNIn1In2InNPUNPDN……由PMOS管构成上拉网络：每当F(In1,In2,…InN)=1时，它将提供一条在输出和VDD之间的通路由NMOS管构成下拉网络：每当F(In1,In2,…InN)=0时，它将提供一条在输出和GND之间的通路CMOS组合逻辑门的设计.6在构成PUN和PDN网络时应当记住以下几点：晶体管可以看

4、成是由其栅信号控制的开关PDN由NMOS器件构成，而PUN由PMOS器件构成。理由是NMOS管产生“强零”而PMOS管产生“强1”(b)利用NMOS和PMOS开关上拉一个节点VDD0CLVDDVDD

5、VTp

6、SDCLSDVGSVDD0VDDCL0VDD-VTnCLVDDVDDSDSDVGS(a)利用NMOS和PMOS开关下拉一个节点PDNPUN从放电的角度分析：从充电的角度分析：CMOS组合逻辑门的设计.7NMOS逻辑规则：串联器件实现AND操作，并联器件实现OR操作PMOS逻辑规则：串联器件实现NOR操作，并联器件实现NAND操作PUN和PDN是对偶网络：上拉网络中并联的晶体管相应

7、于在下拉网络中对应器件的串联，反之亦然。互补门在本质上是反相的(NAND,NOR,XNOR)实现一个具有N个输入的逻辑门所需要的晶体管数目为2N(a)串联(b)并联ABABCMOS组合逻辑门的设计.8例6.1两输入NAND门ABF001011101110ABABABVDDCMOS组合逻辑门的设计.9例6.2CMOS复合门的综合DABCDABCVDD合成逻辑门的步骤：1.推导出下拉网络利用串联NMOS器件实现AND功能，并联NMOS器件实现OR功能2.利用对偶性推导出上拉网络将下拉网络拆解成子电路的较小网络来简化上拉网络推导SN1SN2SN3SN4CMOS组合逻辑门的设计.10互补CMOS门的

8、静态特性ABABM1M2M3M4CintVGS1=VBVGS2=VA–VDS1DDSS0.5m/0.25mNMOS0.75m/0.25mPMOSweakerPUN0123012①A，B:0→1②B=1，A:0→1③A=1，B:0→1①代表很强的上拉；②和③的PUN较弱②和③之间的差别主要来自于内部节点int的状态DC电压传输特性与数据输入模式有关噪声容限与输入模式有关CMOS组合逻辑门的设计.11互补CMOS门的传播延时传播延时也取决于输入模式由低到高的翻转（PUN）2个P管都导通，延时为0.69(Rp/2)CL只有1个P管导通，延时为0.69RpCL由高到低的翻转（PDN）

9、2个N管都导通，延时为0.69(2Rn)CL增加串联的器件会使电路变慢，因而器件必须设计得较宽以避免性能下降对于NAND门，NMOS器件设计成2倍宽，PMOS器件不变CLARnRpRpBRnCint图6.8两输入NAND门的等效RC模型CMOS组合逻辑门的设计.12例6.3延时取决于输入模式A=B=10A=1,B=10A=10,B=1time,psecVoltage,V输入数据模式延时(ps)A=B