第五章常用数字逻辑电路与VHDL描述方法ppt课件.ppt

《第五章常用数字逻辑电路与VHDL描述方法ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章常用数字逻辑电路与VHDL描述方法5.1组合逻辑电路的设计5.2时序逻辑电路的设计5.3有限状态机的设计5.4存储器5.5仿真方法特点：电路在某一时刻的输出仅取决于该时刻的输入信号状态，与输入信号作用前电路所处的状态无关；功能由基本门电路组合而成，没有触发器（记忆单元）；输入和输出无反馈。加法器、编译码器、数据选择器、多路分配器、三态门及数据缓冲器、数值比较器。5.1组合逻辑电路的设计5.1.1加法器全加器表达式：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.all;ENTITYjiafaqiISPORT(a:INSTD_LOGIC;--加数b:INSTD_LO

2、GIC;--被加数ci:INSTD_LOGIC;--相邻低位来的进位数s:OUTSTD_LOGIC;--全加器的和co:OUTSTD_LOGIC);--向相邻高位的进位数ENDjiafaqi;ARCHITECTUREdatafOFjiafaqiISBEGINs<=aXORbXORci;co<=(aANDb)or((aXORb)ANDci);ENDdataf;5.1.2编码器、译码器1.编码器8线-3线优先编码器的真值表输入输出eii0i1i2i3i4i5i6i7a2a1a0gseo1××××××××11111011111111111100×××××××0000010××××××01001010

3、×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101ARCHITECTUREv1OFencoder1ISBEGINPROCESS(i)BEGINIFei='1'THEN--使能端无效的情况a<="111";gs<='1';eo<='1';ELSE--使能端有效，进行编码IFi(7)='0'THENa<="000";gs<='0';eo<='1';ELSIFi(6)='0'THENa<="001";gs<='0';eo<='1';ELSIFi(5)='0'THENa<="010";g

4、s<='0';eo<='1';ELSIFi(4)='0'THENa<="011";gs<='0';eo<='1';ELSIFi(3)='0'THENa<="100";gs<='0';eo<='1';ELSIFi(2)='0'THENa<="101";gs<='0';eo<='1';ELSIFi(1)='0'THENa<="110";gs<='0';eo<='1';ELSIFi(0)='0'THENa<="111";gs<='0';eo<='1';ELSEa<="111";gs<='1';eo<='0';ENDIF;ENDIF;ENDPROCESS;ENDv1;2．译码器ARCHITECTURE

5、behOFyima2ISBEGINPROCESS(a)BEGINCASEaisWHEN"0000"=>y<="1111110";--显示数字“０”WHEN"0001"=>y<="0110000";--显示数字“1”WHEN"0010"=>y<="1101101";--显示数字“2”WHEN"0011"=>y<="1111001";--显示数字“3”WHEN"0100"=>y<="0110011";--显示数字“4”WHEN"0101"=>y<="1011011";--显示数字“5”WHEN"0110"=>y<="1011111";--显示数字“6”WHEN"0111"=>y<="1110000

6、";--显示数字“7”WHEN"1000"=>y<="1111111";--显示数字“8”WHEN"1001"=>y<="1111011";--显示数字“9”WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;ENDbeh;5.1.3多路选择器、多路分配器1.多路选择器功能：在n个选择输入信号的控制下，从2n个数据输入信号中选择一个作为输出，究竟选择哪一路由地址码决定。ARCHITECTUREbehOFxuanze1ISBEGINPROCESS(a,d0,d1,d2,d3)BEGINCASEaisWHEN"00"=>y<=d0;--当地址端为“00”，选择d0数据输出WHE

7、N"01"=>y<=d1;--当地址端为“01”，选择d1数据输出WHEN"10"=>y<=d2;--当地址端为“10”，选择d2数据输出WHEN"11"=>y<=d3;--当地址端为“11”，选择d3数据输出WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;ENDbeh;2.多路分配器ARCHITECTUREbehOFfenpei1ISBEGINPROCESS(a,d)BE