第5讲-有限状态机教学文稿.ppt

第5讲-有限状态机教学文稿.ppt

ID:58620025

大小:481.50 KB

页数:45页

时间:2020-10-19

第5讲-有限状态机教学文稿.ppt_第1页
第5讲-有限状态机教学文稿.ppt_第2页
第5讲-有限状态机教学文稿.ppt_第3页
第5讲-有限状态机教学文稿.ppt_第4页
第5讲-有限状态机教学文稿.ppt_第5页
资源描述:

《第5讲-有限状态机教学文稿.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、有限状态机FiniteStateMachine例:计数器设计设计一电路,包含基4计数器,和译码输出模块。计数器的输出(Present_value)从0到3循环;当计数值为2时,译码输出(DataOut)为“1”,否则输出“0”。Regs+1ClkPresent_valueQ(n)Next_valueQ(n+1)译码DataOutZ(n)00/001/010/111/0扩展一个输入端din,当din=1时计数器递增计数;当din=0时计数器递减计数。dinDin=1Din=1Din=1Din=1Din=0Din=0Din=0D

2、in=0Regs+/-1ClkPresent_valueQ(n)Next_valueQ(n+1)译码DataOutZ(n)再将计数器修改成一个状态转换器,状态为S0,S1,S2,S3。每个状态的取值根据具体情况而定。比如S0=00,S1=11,S3=01,S4=10。din00/001/010/111/0Din=1Din=1Din=1Din=1Din=0Din=0Din=0Din=0Regs+/-1ClkPresent_valueQ(n)Next_valueQ(n+1)译码DataOutZ(n)再将计数器修改成一个状态转换器

3、,状态为S0,S1,S2,S3。每个状态的取值根据具体情况而定。比如S0=00,S1=11,S3=01,S4=10。dinS0/0S1/0S2/1S3/0Din=1Din=1Din=1Din=1Din=0Din=0Din=0Din=0Regs+/-1ClkPresent_valueQ(n)Next_valueQ(n+1)译码DataOutZ(n)现在我们得到了一个比较通用的时序电路,这种电路统称为状态机(StateMachine)。dinS0/0S1/0S2/1S3/0Din=1Din=1Din=1Din=1Din=0Din

4、=0Din=0Din=0Regs+/-1ClkPresent_valueQ(n)Next_valueQ(n+1)译码DataOutZ(n)有限状态机概述数字系统控制部分的每一个控制态可以看作一种状态,与每一个控制态相关的转换条件指定了当前状态的下一个状态和输出。根据有限状态机的输出与当前状态与当前输入的关系,可以分成Moore型和Mealy型两种类型的有限状态机。Moore状态机和Mealy状态机Moore状态机的输出只与当前状态有关次态逻辑状态寄存器输出逻辑输入次态现态输出时钟复位Moore状态机和Mealy状态机Meal

5、y状态机的输出与当前状态机及当前输入信号有关次态逻辑状态寄存器输出逻辑输入次态现态输出时钟复位状态机的表示方法状态转换表算法流程图状态转换图这是最流行的表示方法状态转换图状态1状态4状态2状态3入/出入/出入/出入/出/出Mealy条件控制定序直接控制定序用VHDL描述状态机的组成一个用来描述有限状态机功能的VHDL语言程序中应该包含以下几个内容:(1)至少包括一个状态信号,它们用来指定有限状态机的状态;(2)状态转移指定和输出指定,它们对应于控制单元中与每个控制步有关的转移条件;(3)时钟信号,它一般是用来进行同步的;(4

6、)同步或异步复位信号。状态机的VHDL描述方式(1)单进程描述方式:单进程描述方式就是指在VHDL语言程序的结构体中,使用一个进程语句来描述有限状态机中的次态逻辑、状态寄存器和输出逻辑。(2)双进程描述方式:一个进程语句用来描述有限状态机中次态逻辑、状态寄存器和输出逻辑中的任何两个;另外一个进程则用来描述有限状态机剩余的功能。(3)三进程描述方式:一个进程用来描述有限状态机中的次态逻辑;一个进程用来描述有限状态机中的状态寄存器;另外一个进程用来描述有限状态机中的输出逻辑。状态机的VHDL描述方式描述方式进程描述功能三进程描述

7、方式进程1:描述次态逻辑进程2:描述状态寄存器进程3:描述输出逻辑双进程描述方式形式1进程1:描述次态逻辑、状态寄存器进程2:描述输出逻辑形式2进程1:描述状态寄存器、输出逻辑进程2:描述次态逻辑形式3进程1:描述次态逻辑、输出逻辑进程2:描述状态寄存器单进程描述方式进程1:描述次态逻辑、状态寄存器和输出逻辑存储控制器idledecisionreadwritereadyread_writereadyreadyreadyreadyreadyread_write设计一个存储控制器,它的具体要求为:(1)存储控制器能够根据微处理器

8、的读周期或者写周期,分别对存储器输出写使能信号we和读使能信号oe;(2)存储控制器的输入信号有3个:微处理器的准备就绪信号ready、微处理器的读写信号read_write和时钟信号clk。存储控制器列出当前状态和输出值的关系状态输出OEWEidle00decision00write01

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。