第四章 主存储器ppt课件.ppt

第四章 主存储器ppt课件.ppt

ID:58672904

大小:3.64 MB

页数:87页

时间:2020-10-05

第四章  主存储器ppt课件.ppt_第1页
第四章  主存储器ppt课件.ppt_第2页
第四章  主存储器ppt课件.ppt_第3页
第四章  主存储器ppt课件.ppt_第4页
第四章  主存储器ppt课件.ppt_第5页
资源描述:

《第四章 主存储器ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第4章主存储器本章要点静态存储器SRAM、动态存储器DRAM、只读存储器ROM的存储芯片的引脚特征;SRAM与ROM组成的存储器系统的逻辑设计及与CPU之间的连接;DRAM存储器系统的设计;交叉存储器的结构及特性;学时:84.2主存储器的分类4.1主存储器处于全机的中心地位P1154.3主存储器的技术指标1.存储容量存储容量是指存储器系统能容纳的二进制总位数,常用字节数或单元数×位数来描述。(1)字节数若主存按字节编址,即每个存储单元有8位,则相应地用字节数表示存储容量的大小。1B=8位1KB=1024B=210B.1MB=1K×1K=1024×1024B=2

2、20B;1GB=1KMB=1024×1024×1024B=230B1TB=1KGB=1024×1024×1024×1024B=240B(2)单元数×位数若主存按字编址,即每个存储单元存放一个字,字长超过8位,则存储容量用单元数×位数来描述。例1某计算机的字长16位,它的存储容量是64KW,若按字节编址,那么它的存储容量可表示成128KB。例2机器字长32位,其存储容量为4MB,若按字编址,那么它的存储容量可表示成1MW。2.存取速度(1)存取时间Ta存取时间是指从启动一次存储器操作到完成该操作所经历的时间。(2)存取周期Tm存取周期又称读写周期、访问周期,它是

3、指存储器进行一次完整的读写操作所需的全部时间,即连续两次访问存储器操作之间所需要的最短时间。4.4主存储器的基本结构和基本操作主存储器原理结构框图(见P117的图4.1)。存储器的基本操作如下:(见P117)(1)读操作地址→AR,CPU发读命令,则:M(AR)→DR,存储器发ready命令。(2)写操作地址→AR,数据→DR,CPU发写命令,则DR→M(AR),存储器发ready命令。4.5读/写存储器(RAM)4.5.1静态存储器(SRAM)静态半导体存储器(SRAM)是可随机读写的存储器;它用双稳态触发器保存信息;存储数据稳定;不需刷新,但功耗比较大。1

4、.存储元的读写原理存储元是存储器中的最小存储单位。它的基本作用是存储一位二进制信息。作为存储元的材料或电路,须具备以下基本功能:(1)具有两种稳定状态;(分别表示0和1)(2)两种稳定状态经外部信号控制可以相互转换(即:能写入)(3)经控制,能读出其中的信息;(即:能读出)(4)无外部原因,其中的信息能长期保存。(即:能保持)六管静态存储元电路P107图中T1、T2为工作管;T3、T4为负载管;T5、T6、T7、T8为控制管。静态MOS存储元T1、T2、T3、T4组成的双稳态触发器保存信息,它能长期保持信息的状态不变,是因为电源通过T3、T4不断供给T1或T2

5、电流的缘故。其特点是当供电电源切断时,原存的信息也消失。工作原理两个稳态:T1导通,T2截止为“1”态;T2导通,T1截止为“0”态;②写入状态(X、Y译码线为高电平,即T5、T6、T7、T8均导通)写“1”:位线2为高电平→B高→T1导通;位线1加低电平→A低→T2截止;写“0”:位线2为低电平→B低→T1截止。位线1加高电平→A高→T2导通;工作原理续③读出状态(X、Y译码线为高电平,即T5、T6、T7、T8均导通)读“1”(T2截止、T1导通):Vcc从T4到T6、T8使位线2有电流。读“0”(T1截止、T2导通):Vcc从T3到T5、T7使位线1有电流

6、;所以,不同的位线上的电流使放大器读出不同的信息“1”和“0”。2.静态MOS存储器(1)存储体存储体用来存储信息,它由静态MOS存储元组成,采用二维矩阵的连接方式。一个4×4的存储矩阵的结构如P118图4.3所示,其中的存储元见P117图4.2。P118图4.3中,存储矩阵4×4=16×1位,是指16个字的同一位,若用8个同样的存储矩阵,则可组成16个字、字长为8位的存储体。(2)地址译码器地址译码器的设计方案有两种:单译码和双译码。单译码结构中,地址译码器只有一个,译码器的输出,选择对应的一个字。若地址线数n=2,译码后输出22=4个状态,对应4个地址,每

7、个地址中存一个4位的字。这种结构有一个缺点,就是当n较大时,译码器将变得复杂而庞大,使存储器的成本迅速上升,性能下降。例如,n=12时,译码器输出为212根选择线,每根选择线还要配一个驱动器。所以,单译码结构只适用于小容量存储器。为了减少驱动器数量、降低成本,存储器一般采用双译码结构。这种结构中有X和Y两个方向的译码器,如P118图4.3所示。(3)片选和读/写控制电路由于一块集成芯片的容量有限,要组成一个大容量的存储器,往往需要将多块芯片连接起来使用,这就存在某个地址要用到某些芯片,而其它芯片暂时不用的问题,这就是所谓片选。只有片选信号CS有效时,该芯片才被

8、选中,此片所连的地址线才有效,才能对它

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。