第六章时序逻辑电路习题ppt课件.ppt

《第六章时序逻辑电路习题ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、6.86.2例16.12(1)6.4例26.36.176.22(b)6.25(1)(2)6.406.35(1)六、习题讲解2021/7/271第六章时序逻辑电路一、时序逻辑电路的基本概念1.定义2.结构特点(1)电路由组合电路和存储电路构成，含记忆元件；(2)电路中含有从输出到输入的反馈回路；3.功能描述状态转移表；状态转移图；功能表；表达式；卡诺图；电路图；波形图节目录标题区2021/7/272第六章时序逻辑电路二、一般时序逻辑电路的分析和设计1.分析步骤①组合电路、存储电路(1)分析电路结构②输入信号X、输出

2、信号Z(2)写出四组方程①时钟方程②各触发器的激励方程节目录标题区2021/7/273第六章时序逻辑电路③各触发器的次态方程④电路的输出方程(3)作状态转移表、状态转移图或波形图(4)电路的逻辑功能描述作状态转移表时，先列草表，再从初态(预置状态或全零状态)按状态转移的顺序整理。节目录标题区2021/7/274第六章时序逻辑电路2.设计步骤(1)根据要求，建立原始状态转移表（或图）；①输入/出变量个数；③状态间的转换关系（输入条件、输出要求）②状态个数；节目录标题区2021/7/275第六章时序逻辑电路(2)化简

3、原始状态转移表（状态简化或状态合并）；②进行顺序两两比较，作隐含表①作状态对图③进行关联比较④作最简状态转移表a.列出所有的等价类。b.列出最大等价类以便合并。c.进行状态合并，并列出最简状态表。节目录标题区2021/7/276第六章时序逻辑电路(4)选定触发器类型并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；(6)作逻辑电路图。(3)进行状态编码（也称状态分配）；(5)自启动性检查；节目录标题区2021/7/277第六章时序逻辑电路三、寄存器和移存器1.寄存器和移存器电

4、路结构特点2.MSI移存器的功能及其典型应用(1)74194的简化符号、功能表(2)用74194实现串并行转换四、计数器1.由SSI构成的二进制计数器的一般结构(1)同步计数器(2)异步计数器节目录标题区2021/7/278第六章时序逻辑电路2.MSI二进制、十进制加法计数器3.任意进制加法计数器(1)用触发器和逻辑门设计任意进制计数器(2)用MSI计数器构成任意进制计数器(3)采用MSI任意进制加法计数器①复0法（利用复位端）②置数法（利用置数控制端，并行输入端）a.置最小数法b.置全0法c.置全1法（所谓置最

5、大数法）节目录标题区2021/7/279第六章时序逻辑电路减法计数器的设计方法1先设计相同要求的加法计数器，然后将Q输出端取反，即加上非门后输出；或者直接从Q端输出；注意：此方法适用于没有规定固定的输出端，如果要求从Q端输出，则只能使用以下方法2。方法2：按照加法计数器的设计步骤，但是所用公式和方程中的Q或Q变量取反；所得结果是以Q端作为输出的减法计数器2021/7/2710第六章时序逻辑电路五、序列码发生器和顺序脉冲发生器1.序列码发生器结构类型2.计数型序列码发生器的设计（已知序列码）3.移存型序列码发生器的

6、设计（已知序列码）4.顺序脉冲发生器的构成(1)输出端较多时：采用计数器和译码器(2)输出端较少时：采用环形计数器节目录标题区2021/7/2711第六章时序逻辑电路图P6.8六、习题讲解6.8分析图P6.8电路，画出其全状态转移图并说明能否自启动。节目录标题区2021/7/2712第六章时序逻辑电路解：(1)分析电路结构(2)写出四组方程①时钟方程②各触发器的激励方程③各触发器的次态方程CP1=CP2=CP；CP3=Q1K2=1J1=1；Q2nK3=J3=1；Q3nJ2=；Q2nK1=节目录标题区2021/7/

7、2713第六章时序逻辑电路④电路的输出方程Qn+1=[Qn]·CP232QnQn+1=[Qn+]·CP112Qn(3)作状态转移表、状态转移图(4)电路的逻辑功能描述模M=5的计数器，具备自启动性。节目录标题区2021/7/2714第六章时序逻辑电路Q3Q2Q1CP1(CP)↓CP2(CP)↓CP3(Q1)↓000000011110001110110111101110000111010000001110100000101110111000101110图P6.8的状态转移表节目录标题区2021/7/2715第六章时

8、序逻辑电路Q3Q2Q1图P6.8的状态转移图000偏离状态有效循环011001110101010100111节目录标题区2021/7/2716第六章时序逻辑电路6.2试作出101序列检测器的状态图。该同步电路有一根输入线X，一根输出线Z，对应于输入序列101的最后一个“1”，输出Z=1，其余情况下输出为“0”。(1)101序列可以重叠，例如：(2)101序列不可以重叠，例