第6章 大中规模集成电路的逻辑设计ppt课件.ppt

《第6章 大中规模集成电路的逻辑设计ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第六章采用中、大规模集成电路的逻辑设计7/31/20211二进制并行加法器数值比较器译码器多路选择器计数器寄存器只读存储器可编程逻辑阵列本章的组成7/31/20212四位二进制串行进位并行加法器6.1二进制并行加法器ΣFA3COCIΣFA2COCIΣFA1COCIΣFA0COCIC3C2C1C0A3B3A2B2A1B1A0B0S3S2S1S07/31/20213超前进位(先行进位)二进制并行加法器前面我们已经得到全加器的表达式为令Gi=AiBi，称为进位产生函数，Pi=AiBi，称为进位传递函数。将其代入Si、Ci

2、表达式中得递推公式：二进制并行加法器7/31/20214则得各位进位信号的逻辑表达式如下：类似可得S0~S3的逻辑表达式，以S2为例：综上，各位的进位和各位的和仅取决于Pi、Gi和C0，即仅取决于Ai、Bi和C0二进制并行加法器7/31/20215典型的超前进位二进制并行加法器74LS283的逻辑图与引脚图(a)逻辑图；(b)引脚图7/31/20216全加器的应用试用全加器构成二进制减法器。解：利用“补码”的概念，即可将减法用加法来实现，下图即为全加器完成减法功能的电路。74283B3B2B1B0C4S3S2S1S

3、0Ci－1“1”A3A2A1A011117/31/20217全加器的应用试用全加器完成二进制的乘法功能。解：以两个两位二进制数相乘为例。乘法算式如下：下图：7/31/20218全加器的应用∑AB∑ABA0B0B1A1P0P1P2P3C2C1CI&&&&CICOCO7/31/20219【例】用四位加法器构成一位8421BCD码加法器。解：两个用BCD码表示的数字相加，并以BCD码给出其和的电路称为BCD码加法器。两个一位十进制数相加，若考虑低位的进位，其和应为0~19。8421BCD码加法器的输入、输出都应用8421

4、BCD码表示，而四位二进制加法器是按二进制数进行运算的，因此必须将输出的二进制数(和数)进行等值变换。表3-17列出了与十进制数0~19相应的二进制数及8421BCD码。从表中看出，当和小于等于9时不需要修正，当和大于9时需要加6(0110)修正，即当和大于9时，二进制和数加6(0110)才等于相应的8421BCD码。从表中还看出，当和大于9时，D10=1，因此可以用D10来控制是否需要修正，即D10=1时，和加6，D10=0时则不加。7/31/202110十进制数0~19与相应的二进制数及8421BCD码7/31/

5、202111D10可以据求出：当B3=1时，D10一定为1；当B3=0，B3B2B1B0从1010到1111时，D10=1。故可求得图表示用2片四位二进制全加器完成两个一位8421BCD码的加法运算电路，第Ⅰ片完成二进数相加的操作，第Ⅱ片完成和的修正操作。图中，第一片输出的二进制数为C3、S3、S2、S1、S0，第二片完成和的修正操作，可求得8421BCD码的进位输出为7/31/202112一位8421BCD码加法器7/31/202113全加器的应用试用四位全加器构成一位8421BCD码的十进制加法电路。解：两个84

6、21码相加，其和仍应为8421码，如不是8421码则结果错误。7/31/202114全加器的应用试采用四位全加器完成8421BCD码到余3代码的转换。解：由于8421BCD码加0011即为余3代码，所以其转换电路就是一个加法电路。7/31/202115全加器的应用试采用四位加法器完成余3码到8421BCD码的转换解：因为对于同样一个十进制数，余3码比相应的8421BCD码多3，因此要实现余3码到8421BCD码的转换，只需从余3码减去(0011)即可。由于0011各位变反后成为1100，再加1，即为1101，因此，减

7、(0011)同加(1101)等效。所以，在四位加法器的A3~A0接上余3码的四位代码，B3、B2、B1、B0上接固定代码1101，就能实现转换。7/31/202116全加器的应用7/31/2021176.2数值比较器用来比较两个二进制数大小的逻辑电路,称为比较器。7/31/202118四位数值比较器74LS85逻辑图7/31/2021197485数值比较器功能表7/31/202120数值比较器比较器的扩展与应用例：用7485构成7位二进制数并行比较器。7/31/2021216.3译码器译码器是一种多输出组合逻辑电路，

8、它能将n个输入变量变换成2n个输出函数，并且每个输出函数对应于n个输入变量的一个最小项。常用的有2-4译码器、3-8译码器、4-16译码器等。7/31/2021222—4译码器逻辑电路及符号7/31/202123可以看出，当E=0时，2—4译码器的输出函数分别为：如果用表示i端的输出，mi表示输入地址变量A1、A0的一个最小项，则输出函数可写成