第5章半导体存储器及其接口 ppt课件.ppt

第5章半导体存储器及其接口 ppt课件.ppt

ID:58699742

大小:1.07 MB

页数:77页

时间:2020-10-04

第5章半导体存储器及其接口 ppt课件.ppt_第1页
第5章半导体存储器及其接口 ppt课件.ppt_第2页
第5章半导体存储器及其接口 ppt课件.ppt_第3页
第5章半导体存储器及其接口 ppt课件.ppt_第4页
第5章半导体存储器及其接口 ppt课件.ppt_第5页
资源描述:

《第5章半导体存储器及其接口 ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、微机原理及接口技术第5章半导体存储器及其接口微机原理与接口技术半导体存储器的分类与基本结构随机存取存储器只读存储器存储器与CPU的连接微机内存层次结构微机系统的内存管理主要内容§5.1存储器概述存储器是计算机系统中的记忆部件,用来存放用二进制数据表示的程序和数据。内存储器外存储器RAMROMDRAMPROMEPROME2PROM磁盘SRAM掩膜ROM光盘5.1.1半导体存储器的分类与性能指标1.分类SRAM:存取速度快、功耗大、价高、集成度低。DRAM:存取速度慢、功耗小、价低、集成度高。(1)RAM(2)ROM掩膜ROM:内容在芯片制造过程中固化。PROM

2、:内容只能写一次。EPROM:内容可多次改写,紫外线擦除。E2PROM:电擦除的EPROM。2.性能指标(1)容量:每块芯片上能存储的二进制位数,单位N×M。(2)速度:存取数据的时间,单位ns。(3)功耗:功耗和速度成正比,单位μw/单元或mw/芯片。(4)价格5.1.2半导体存储器的基本结构地址信号控制信号读/写控制地 址 译 码 器数据信号…存储体地址译码器实现对存储单元的寻址,常用的有单译码和双译码方式。1.单译码方式5.1.3存储单元的寻址单译码方式主要用于小容量的存储器。图5-1单译码结构示意图Ap-1Ap-2A1A0N取1译码器基本存储电路p个

3、输入M位 位 线D0D1DM-1N根字线N=2p个地址输 出 缓 冲 放 大 器W0W1…………选中的字线输出M位Wn-1••••••••••••••••2.双译码方式图5-2双译码结构示意图A0A1A2A3A4X (行)地 址 译 码 器X0X31...W0,0W31,0W0,31W31,31Y0Y31基本存储电路R/W控制数据输入数据输出A5A6A7A8A9…••••Y(列)地址译码及I/O控制例Intel2732ROM(4K8bit):12位(212=4K)地址线8位I/O数据线Intel2114RAM(1K4bit):10位(210=1K)地址线

4、4位I/O数据线§5.2随机存取存储器RAMRAM可以随时在任意位置上存取信息,但怕掉电。根据存储器芯片内部基本单元电路的结构,可分为静态RAM和动态RAM。1.单元电路5.2.1静态RAM(SRAM)图5.36管SRAM存储单元电路图5.4SRAM芯片组成示意图A0A1A2A3A4X译 码 驱 动132...控制 电路I/O电路输出 驱动输出A5A6A7A8A92313232=1024存储单元...123132Y译码输入读/写片选2.SRAM芯片组成3.RAM芯片实例(1)Intel2114(1K×4bitSRAM)A0~A9:地址输入CS:片选I/O1

5、~I/O4:数据I/OWE:写允许CSWE 00写操作01读操作(2)Intel6116(2K8bitSRAM)图5-56116结构框图A4A10A0A3...…X行 译 码Y列 译 码&&128存储矩阵128128168I/O控制电路8数据输入/输出缓冲器I/O0I/O7CEWEOE...••165.2.2动态RAM(DRAM)1.单元电路刷新放大器列选择信号行选择信号QC图5-6单管DRAM存储单元电路数据输入/输出线2.DRAM的刷新DRAM是利用电容存储电荷的原理保存信息的。为防止电容逐渐放电使信息丢失,DRAM需要在预定的时间内不断进行刷新。

6、所谓刷新就是把写入到存储单元的数据读出,经过放大器放大后再写入该单元。DRAM的刷新是一行一行进行的,每刷新一行的时间称为刷新周期。刷新的方式有三种:集中刷新、分散刷新和异步刷新。集中刷新在信息保存允许的时间范围(如2ms)内,集中一段时间对所有基本存储单元一行一行地顺序进行刷新。分散刷新每隔一段时间刷新一次,刷新操作与CPU操作无关。异步刷新在一个指令周期中,利用CPU不进行访问存储器操作时进行刷新的方法。图5-7DRAM控制器逻辑图3.DRAM芯片实例4164的8条地址线重复使用,采用行列地址复合选择法得到16位地址信号寻址64K个存储单元。片内64K个

7、存储单元排列成4个128×128存储矩阵,即每行512个单元,共128行。所有存储单元要在2ms内全部刷新一次,需要128次刷新操作,由DMA控制器8237A-5来控制完成。MN4164(64K×1bitDRAM)§5.3只读存储器ROMROM中各基本存储电路所存信息是固定的、非易失性的,在机器运行期间只能读出不能写入。ROM中信息的写入通常是在脱机或非正常工作情况下用人工方式或电气方式完成的,称为对ROM编程。5.3.1ROM的组成图5-8ROM组成框图输出电路地址 译 码地址输入控 制 逻辑存储矩阵D7D0...5.3.2ROM的类型1.掩膜ROM(MR

8、OM)1010110101010110图5-94×4

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。