第5章++并行处理系统设计导引ppt课件.ppt

第5章++并行处理系统设计导引ppt课件.ppt

ID:58699863

大小:2.80 MB

页数:296页

时间:2020-10-04

第5章++并行处理系统设计导引ppt课件.ppt_第1页
第5章++并行处理系统设计导引ppt课件.ppt_第2页
第5章++并行处理系统设计导引ppt课件.ppt_第3页
第5章++并行处理系统设计导引ppt课件.ppt_第4页
第5章++并行处理系统设计导引ppt课件.ppt_第5页
资源描述:

《第5章++并行处理系统设计导引ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章并行处理系统设计导引5.1并行概念5.2交换开关设计5.3互连网络及其设计5.4流水技术5.5无时钟处理器5.6阵列处理机设计5.7多处理机中Cache一致性方法5.8并行编译系统设计初步习题5.1并行概念并行处理系统是指利用多个功能部件或多个处理机同时工作来提高系统的性能(主要指机器的运行速度和可靠性)的计算机系统。从执行程序的角度看,并行处理系统可以在四种级别上实行并行,它们是:指令内部、指令之间、任务或进程之间和作业或程序之间。四种级别中的指令内部的并行是由采用多个功能单元并行实现一条指令

2、的不同操作而实现的指令。流水方式是典型的指令内部并行,其余的三种级别可以采用粒度概念进行描述。衡量软件进程所含计算量的尺度称粒度(Granularity),也称颗粒规模(Grainsize)。测量粒度可用一个颗粒中的指令数目表示。粗略地说,指令数目小于500的称细粒度,大于2000的称粗粒度,在粗粒度和细粒度之间的称中粒度。指令间并行的典型实例是多指令流水线,在这种方式中,有多条流水线同时工作,即可以有多条指令可以同时解释。目前,由于多指令流水线中的流水线条数没有超过20,即可并行执行的指令数目未超过

3、20条,因而称指令间的并行为超细粒度并行。任务或进程之间并行的典型形式是多处理机,它属于中粒度并行或粗粒度并行。多处理机中各个处理机之间的相互通信是不可缺少的,因此,机间的相互连接是并行处理中的关键技术之一。多处理机一般采用总线、互连网络、交叉开关等互连结构进行机间的相互连接。5.2交换开关设计在多级互连网络中,交换开关是其基本的元件。特别是立方体网络、Ω网络等多级互连网络中的2×2交换开关,它既是互连网络的组成部分,也是N×N交叉开关设计的基础。本节主要介绍2×2交换开关的逻辑设计。5.2.1交换开

4、关的工作过程交换开关是有源的,根据控制信号的不同,它可以工作在不同的状态。设开关元件的输入端数为a,输出端数为b,则用a×b表示一交换开关,一般有a=b=2k,k≥1。当然也可以有a≠b。图5.12×2交换开关模型2×2交换开关模型如图5.1所示。它有4个端口x1、x2和、。以后我们就用带有“′”的符号表示2×2交换开关的右端信号。每一个输入可以与一个或多个输出相连接,但不允许两个或两个以上输入在同一时刻连接到同一输出端口,这是交换开关工作时必须遵循的原则。若违反了这项原则,则会发生冲突和争用。如果一

5、个输入端口请求连接到的输出端口已被占用,这种情形称为冲突;当两个或两个以上的输入端口同时请求连接到同一输出端口的情形则称之为争用。我们可以自然地联想到,如果输入端口要连接到某输出端口,则必须首先判断是否会出现冲突或争用现象。如果有冲突现象,则不可进行连接;如果出现争用局面,则需要采用某种策略进行仲裁,只允许一个输入端口连接;如果既无冲突,又无争用,那么就可以直接地进行连接。总而言之,在输入端口欲连接到输出端口之前,首先必须对交换开关的当前状况进行检测,再根据检测结果进行控制,最后决定是否进行连接。通过

6、上面对交换开关的简单描述,且设x1和x2为输入端,和为输出端,那么2×2交换开关有八种合法的连接状态,见图5.2。因为连接(e)至(h)包含在(a)至(d)中,所以一般用(a)至(d)表示2×2交换开关的连接。图5.2左输入2×2交换开关的合法连接5.2.22×2交换开关当交换开关的xi与连接,即建立了链路后,xi的信息可以流向;同样,的信息也可以流向xi。当然,在某一时刻仅允许xi、中的一个作为输入,另一个作为输出。在此情形下,2×2交换开关的连接状态如图5.3所示,图中共有S0~S1516种状态,

7、其中S7、S11、S13、S14和S15是非法状态。图5.32×2交换开关的连接状态及符号图5.42×2交换开关组成框图5.2.32×2交换开关的设计交换开关的逻辑设计可采用现有的集成电路芯片,也可采用PLD技术,还可采用PLD技术与集成电路芯片相结合的混合方式进行设计。根据图5.4中功能框的划分,我们采用混合方式介绍2×2交换开关的设计,下面进行详细讨论。1.状态检测部分的功能及逻辑设计从5.2.1节的叙述中我们已知:在状态检测部分需要检测有无冲突、有无争用现象,此外,还要对外部的信号及外部输入的状

8、态进行处理。因此,图5.4的状态检测部分细化后应如图5.5所示。图5.5状态检测功能框图图5.6req与ack′的时序示意(1)冲突检测设计为防止冲突,必须用一个装置来记录开关元件的当前状态,以备检测之需要。一般用J-K触发器组成交点连接方阵寄存器(CMR,CrosspointMatrixRegister)来进行记录。CMR逻辑图如图5.7所示。图5.7CMR逻辑图J-K触发器的逻辑关系如下:当J=1,K=0时,Q置1;当J=0,K=1时,Q置0;当J=

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。