第5章 锁存器和触发器ppt课件.ppt

《第5章 锁存器和触发器ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章锁存器和触发器学习要点：锁存器的电路结构和工作原理触发器的电路结构和工作原理触发器的逻辑功能5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能退出第5章锁存器和触发器5.1双稳态存储单元电路5.1.1双稳态的概念5.1.2双稳态存储单元电路退出5.1.2双稳态存储单元电路11vI1vI2vO1vO2G1G2QQ图5.1.2双稳态存储单元电路1、电路结构2、逻辑状态分析若Q=0，则Q=1，反馈至G1的输入端，又保证了Q=0，即第一种稳态；若Q=1，则Q=0，反馈至G1的输入端，又保证了Q=1，即第二种

2、稳态。由于电路只存在这两种可以长期保存的稳定状态，故称为双稳态存储单元电路。电路接通电源后，随机的进入其中一种状态，并长期保持不变。但是无法确定电路在上电时进入哪种状态，也无法在运行中改变它的状态。5.2锁存器5.2.1SR锁存器5.2.2D锁存器退出锁存器是一种对脉冲电平敏感的存储单元电路，在特定的输入脉冲电平作用下改变状态。触发器是一种对脉冲边沿敏感的存储电路，只有在作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才能改变状态。共同点：都具有0和1两种稳定状态，一旦状态被确定，就能自行保持，直到有外部信号作用时才有可能改变。5.2.1SR锁存

3、器电路组成和逻辑符号信号输入端，高电平有效。信号输出端，Q=0、Q=1的状态称0状态Q=1、Q=0的状态称1状态RSQQQQ(a)逻辑图(b)逻辑符号≥1SR≥1SR1、基本SR锁存器工作原理SRQ1001010①S=0、R=1时：由于R=1，不论原来Q为0还是1，都有Q=0；再由S=0、Q=0可得Q=1。即不论锁存器原来处于什么状态都将变成0状态，这种情况称将锁存器置0或复位。R端称为锁存器的置0端或复位端，其为高电平有效。SRQ0101010110①S=1、R=0时：由于S=1，不论原来Q为0还是1，都有Q=0；再由R=0、Q=0可得Q=1

4、。即不论锁存器原来处于什么状态都将变成1状态，这种情况称将锁存器置1或置位。S端称为锁存器的置1端或置位端，其为高电平有效。③S=0、R=0时：根据或非门的逻辑功能不难推知，锁存器保持原有状态不变，即原来的状态被锁存器存储起来，这体现了锁存器具有记忆能力。SRQ01010100不变001001SRQ01010100不变11不定④S=1、R=1时：Q=Q=0，不符合锁存器的逻辑关系。并且由于或非门延迟时间不可能完全相等，在两输入端的1同时回到0后，将不能确定锁存器是处于1状态还是0状态。所以锁存器不允许出现这种情况，这就是基本SR锁存器的约束条件

5、。1100？00波形图反映锁存器输入信号取值和状态之间对应关系的图形称为波形图。SRQQ置0置1置0置0置0保持不允许信号输入端，低电平有效。QQQQ(a)逻辑图(b)逻辑符号≥1SR≥1SSRRRSQ01010111不变00不定与非门构成的基本SR锁存器RSQ运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出t1t0R+5V+−vt1t0t+5v/VO≥1≥1+5V+5VQRSSAB2、逻辑门控SR锁存器E＝0时，锁存器保持原来状态不变。E＝1时，工作情况与基本SR锁存器相同。(a)电路结构(b)国际逻辑符号SRQQ≥1≥1&&EQQ1S1

6、RSRC1E特性表特性方程E=1期间有效主要特点波形图（1）时钟电平控制。在E＝1期间接收输入信号，E＝0时状态保持不变，与基本SR锁存器相比，对锁存器状态的转变增加了时间控制。（2）S、R之间有约束。不允许出现S和R同时为1的情况，否则会使锁存器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变1、逻辑门控D锁存器(a)逻辑电路图(b)国际逻辑符号QQ1DDC1ESRQQ≥1≥1&&E1D5.2.2D锁存器EDQQ功能0×不变不变保持1001置01110置1D锁存器的功能表2、传输门控D锁存器TG1TGCCCC1QQD11ECC1

7、1QQD11QQDE=1E=03、典型集成电路74HC/HCT373八D锁存器内部逻辑图Q0OE1DD0C1C11111EQ11DD1C1C11EQ71DD7C1C11E……………LE工作模式输入内部锁存器状态输出OELEDNQN使能和读锁存器（传送模式）LLHHLHLHLH锁存和读锁存器LLLLL*H*LHLH锁存和禁止输出H×××高阻74HC/HCT373的功能表L*和H*表示门控电平LE由高变低之前瞬间DN的电平。5.3触发器的电路结构和工作原理5.3.1主从触发器5.3.2维持阻塞触发器5.3.3利用传输延迟的触发器5.3.4触发器的动

8、态特性退出CPCPE（a）（b）（c）图(a)为电平敏感，电路的输出在有效电平期间随输入信号变化;图(b)、(c)为边沿敏感，电路的输出在有效边沿时刻