第4讲CPU硬件结构及ARM处理器报告ppt课件.ppt

《第4讲CPU硬件结构及ARM处理器报告ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、姚英彪杭州电子科技大学嵌入式CPU硬件结构CPU性能公式Tcpu=N*CPI*CCTN，指令条数，由指令集决定CPI，平均每条指令时钟周期数，由指令集和处理器硬件结构共同决定CCT，处理器时钟周期，频率的倒数，主要由硬件结构决定单处理器性能提升技术降低CPI和CCT经典的RISC5级流水结构有关流水线性能的若干问题流水线并不能减少(而且一般是增加)单条指令的执行时间，但却能提高吞吐率。增加流水线的深度(段数)可以提高流水线的性能。流水线的深度受限于流水线的延迟和流水线的额外开销。流水线的额外开销包括：流水寄存器的

2、延迟(建立时间和传输延迟)时钟扭曲当时钟周期小到与额外开销相同时，流水已没有意义。因为这时在每一个时钟周期中已没有时间来做有用的工作。有关流水线性能的若干问题需用高速的锁存器来作为流水寄存器。相关问题如果流水线中的指令相互独立，则可以充分发挥流水线的性能。但在实际中，指令间可能会是相互依赖，这会降低流水线的性能。流水线中的相关是指相邻或相近的两条指令因存在某种关联，后一条指令不能在原指定的时钟周期开始执行。相关的种类◆结构相关当硬件资源满足不了同时重叠执行的指令的要求，而发生资源冲突时，就发生了结构相关。◆数据

3、相关当一条指令需要用到前面某条指令的结果，从而不能重叠执行时，就发生了数据相关。◆控制相关当流水线遇到分支指令和其他能够改变PC值的指令时，就会发生控制相关。结构相关的解决思路所有功能单元完全流水化如将乘法器/除法器流水设置足够的硬件资源，硬件代价很大。如采用哈佛结构有些设计方案允许有结构相关降低成本减少部件的延迟数据相关解决思路当指令在流水线中重叠执行时，流水线有可能改变指令读/写操作数的顺序，使之不同于它们在非流水实现时的顺序，这将导致数据相关。利用定向技术减少数据相关引起的暂停定向技术的主要思路：在发生上述

4、数据相关时，如果能够将计算结果从其产生的地方直接送到需要它的地方，就可以避免暂停。当定向硬件检测到前面某条指令的结果寄存器就是当前指令的源寄存器时，控制逻辑会将前面那条指令的结果直接从其产生的地方定向到当前指令所需的位置。控制相关解决思路“冻结”或“排空”流水线在流水线中停住或删除分支后的指令，直到知道转移目标地址。优点：简单。预测预测分支指令是否跳转及跳转目标。预测正确，处理器正常执行；预测错误，恢复流水线。延迟分支(delayedbranch)把分支开销为n的分支指令看成是延迟长度为n的分支指令，其后紧跟有n

5、个延迟槽。流水线遇到分支指令时，按正常方式处理，顺带执行延迟槽中的指令，从而减少分支开销。n个延迟槽指令必须执行ARM9功能图ARM流水线体系结构:冯诺依曼结构单一存储、统一编址、分时复用体系结构:哈佛结构分开存储、独立编址、两倍带宽、执行效率更高总线总线是在模块与模块之间或者设备与设备之间传送信息的一组公用信号线，是系统在主控器(模块或设备)的控制下，将发送器(模块或设备)发出的信息准确地传送给某个接收器(模块或设备)的信号通路。总线的特点在于其公用性，即它同时挂接多个模块或设备。总线按其信号线性质不同一般可分

6、为：读写控制线数据传输握手线总线仲裁线中断控制线DMA控制线控制总线CB：地址总线AB：数据总线DB：总线分组分类用于把数据送入或送出MPU，为双向总线。用于指定数据送往或来自何处，为MPU发出的单向总线。20总线模块连接在总线上的模块（设备）有三种：总线主模块：工作于主控方式，可以控制和管理总线。总线从模块：工作于受控方式，只能在主模块控制下工作。主从模块：有时工作于主控方式，有时工作于受控方式。总线操作及控制一个总线操作周期一般要分成4个阶段：总线请求和仲裁阶段寻址阶段传数阶段结束阶段需要使用总线的主模块提出

7、请求，由总线使用的仲裁机构确定把下一个传输周期的总线使用权分配给哪一个请求源。取得使用权的主模块通过总线发出本次要访问的从模块的存储器地址或I/O端口地址及有关命令，让参与本次传输的从模块开始启动。总线操作及控制一个总线操作周期一般要分成4个阶段：总线请求和仲裁阶段寻址阶段传数阶段结束阶段主模块和从模块进行数据交换。在主模块发出的控制信号作用下，数据由源模块发出，经数据总线传送到目的模块主从模块的有关信息均从系统总线上撤除，让出总线，以便其他模块能继续使用。总线操作及控制总线请求与仲裁寻址传数结束（撤出总线）总线

8、操作四阶段总线握手总线仲裁总线仲裁又叫总线判决，其目的就是合理地控制和管理系统中需要占用总线的请求源，在多个源同时提出总线请求时，以一定的优先算法仲裁哪个应获得对总线的占用权。如果没有总线仲裁，很容易产生总线冲突。总线冲突是指在总线上同时有两个或两个以上的模块要传送相互矛盾的信息时引起的冲突，冲突的表现形式后果因驱动总线的逻辑器件类型而异。因此总线仲裁就是要确保任何时刻总