第4章微机总线与标准ppt课件.ppt

第4章微机总线与标准ppt课件.ppt

ID:58700660

大小:339.50 KB

页数:49页

时间:2020-10-04

第4章微机总线与标准ppt课件.ppt_第1页
第4章微机总线与标准ppt课件.ppt_第2页
第4章微机总线与标准ppt课件.ppt_第3页
第4章微机总线与标准ppt课件.ppt_第4页
第4章微机总线与标准ppt课件.ppt_第5页
资源描述:

《第4章微机总线与标准ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第4章微机总线与标准计算机教学实验中心1主要内容掌握:总线的基本概念和分类;总线的系统结构总线的主要功能及原理;常用系统总线标准;通用串行总线(USB)2§4.1总线的基本概念总线概念;总线分类及其特点3总线的一般概念总线是一组导线和相关的控制、驱动电路的集合。总线是计算机系统各部件之间传输地址、数据和控制信息的通道。任一时刻,只能有一个部件/设备通过总线发送数据,其他部件只能处于接收状态。4总线的分类及特点按传送信息的类型划分数据总线(DataBus,DB)传输数据信息,双向三态其宽度决定了其数据传输能力例如,ISA总线为16位,PCI总线为32/64位地址总线(Add

2、ressBus,AB)传输地址信息,单向三态其宽度决定了微机系统的寻址能力例如,ISA为24位,可寻址16MB;PCI为32/64位,可寻址4GB/224TB控制总线(ControlBus,CB)传输控制信号、时序信号和状态信号特点各异:三态、入/出/双向等特性均不相同5总线的分类及特点(续)按总线的层次结构CPU总线/前端总线(FSB)直接由CPU引脚引出的总线,例如,P4CPU与GMCH(北桥)之间的总线局部总线(只出现在80386以后的微机系统中)CPU总线与系统总线之间的总线它一侧通过北桥与CPU总线连接,另一侧通过南桥与系统总线连接,例如PCI总线系统总线与总线

3、扩展槽连接的总线,如ISA和EISA总线外部总线主机与外设之间的总线,如USB和IEEE1394其他AGP,专用视频接口,专用于显卡与内存之间的数据传输SCSI,标准的设备接口,可连接15台外设IDE/EIDE,外部存储设备接口,每个接口可连接2台设备6§4.2总线的结构系统各部件与总线的连接方式单总线结构双总线结构多总线结构7单总线结构CPUMMI/OI/OI/O缺点:高速的存储器与低速的I/O接口竞争总线,影响了存储器的读写速度8双总线结构面向CPU的双总线结构CPUMI/OI/OI/O缺点:存储器与I/O设备的数据传输必须通过CPU9双总线结构面向存储器的双总线结构

4、CPUMI/OI/OI/O10多总线结构系统中拥有两个以上的总线11§4.3总线的基本功能数据传送控制仲裁控制数据校验与纠错隔离与驱动12一、总线传送控制同步方式收、发双方严格地按统一的基准时钟信号执行相应的动作不适合于在同一系统中既有高速部件又有低速部件的环境PCI总线属于同步方式总线异步方式传输过程无需统一时钟的同步,用“请求”和“应答”信号来协调传输速度慢半同步方式总体上仍是同步方式(使用基准时钟),传输操作与时钟同步设置“等待”状态线,在无法按时完成操作时,用此状态线强制对方延长一个或多个时钟周期ISA总线即属于半同步方式总线13同步方式的时序地址数据时钟总线周期

5、总线周期时钟周期14异步方式的时序地址/数据(发送方)请求(接收方)应答15半同步方式的时序地址数据时钟就绪等待一个时钟周期16二、总线的仲裁控制多个设备都要使用总线时,决定由哪个设备使用总线的方法。80x86微机中采用的是独立请求方式链式查询方式独立请求方式17三、总线隔离与驱动不操作时把功能部件与总线隔离同一时刻只能有一个部件发送数据到总线上提供驱动能力数据发送方必须提供足够的电流以驱动多个部件提供锁存能力信息缓存和信息分离18总线电路中常用的芯片三态总线驱动器驱动、隔离单向、双向锁存器信息缓存(有些同时具有总线驱动能力)信息分离(如地址与数据的分离)19三态总线驱动

6、器输入输出OE输入输出OE输入输出OE输入输出OE20典型总线驱动器芯片8286/74LS245——8双向总线驱动器内部包含8个双向三态门828674LS245A0A1A2A3A4A5A6A7OEB0B1B2B3B4B5B6B7TOE:输出允许。T:方向。T=0,B→A;T=1,A→B21典型总线驱动器芯片74LS244——8总线驱动器内部包含8个单向三态门,分为两组分别控制74LS244E1E21A11A21A31A42A12A22A32A41Y11Y21Y31Y42Y12Y22Y32Y41组输出2组输出1组输入2组输入22锁存器DCPQQCPDQQ001110DCPQ

7、OEOCPDQ0011ISTB23典型锁存器芯片8282/74LS373——具有三态正相输出的锁存器内部包含8个D触发器828274LS3738D锁存器DI0DI1DI2DI3DI4DI5DI6DI7STBDO0DO1DO2DO3DO4DO5DO6DO7OE24四、总线的主要性能指标总线带宽(B/S):每秒可传送的字节数总线位宽(bit):一次传送的数据位数工作频率(MHz)总线带宽=(总线位宽/8)工作频率例1:P4CPU的FSB频率为400MHz或800MHz,位宽为64bit。FSB带宽:400×64/8=3.2GB/

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。