第4章TTL电路(半导体集成电路共14章)ppt课件.ppt

《第4章TTL电路(半导体集成电路共14章)ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、半导体集成电路学校：西安理工大学院系：自动化学院电子工程系专业：电子、微电时间：秋季学期2021/10/41主要内容简易TTL逻辑门2.四管单元TTL逻辑门3.五管单元TTL逻辑门2021/10/42VBEVBC饱和区反向工作区截止区正向工作区(正偏)(反偏)(正偏)(反偏)CBEnpn正向工作区IBICIEIE=IB+IC反向工作区IBICIEIC=IB+IE饱和工作区CBEVCES截止区CBE2021/10/43简易TTL与非门与非门ABCR1R2VCCVOB1B2T1T2ABCO00010011010101111001101111011110两管单元TTL与非门2021/10/44简易T

2、TL与非门ABCR1R2VCCVOB1B2T1T2两管单元TTL与非门工作原理R1R2VCCB1ABC4K4K4K4K几个假设：1.发射极正向压降，当晶体管正向工作时，取VbeF=0.7V，而当晶体管饱和时，取VbeS=0.7V.2.集电结正向饱和压降，取VbcF=0.6~0.7V。3.晶体管饱和压降，当T1管深饱和时，因Ic几乎为零，取VceS＝0.1V，其余管子取VceS＝0.3V2021/10/45简易TTL与非门1.输入信号中至少有一个为低电平的情况R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(

3、VCC-1V)/R1=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流0.4VIOHT2管的集电结反偏，Ic1很小，满足βIB1>Ic1，T1管深饱和，VOCS1=0.1V，VB2=0.4V2021/10/46简易TTL与非门2.输入信号全为高电平R1R2VCCB1ABC1.4VVOH=5VVB1=VBC1+VBE2=0.7V+0.7V=1.4VVB1被嵌位在1.4V4K4KIC1B2VOH=5VT1管的发射结反偏,集电结正偏,工作在反向有源区,集电极电流是流出的,T2管的基极电流为:IB2=-IC1=IB1+bIB1≈IB1（b

4、<0.01)IB1=(VCC-VB1)/R1=5V-1.4V/4K=0.9mA∴IB2≈0.9mAT2管饱和，T2管的饱和电压VCES=0.3V∴VOL=0.3V2021/10/47ABCR1R2VCCVOB1B2T1T20.7VT1管工作在反向放大区假设:ßF=20,ßR=0.02IB1=(VCC-VB1)/R1=5V-1.4V/4K=0.9mA-IE1=ßRIB1=0.02*0.9=0.018mA-IC1=(ßR+1)IB1=0.918=IB2假设T2管工作在正向放大区在R2上产生的压降为18mA*4K=72V4K4K不成立2021/10/48两管单元TTL与非门的静态特性电压传输特性VO

5、(V)VOHVOLQ1Vi(V)Q2Q1,Q2截止区过渡区导通区VOH:输出电平为逻辑”1”时的最大输出电压VOL:输出电平为逻辑”0”时的最小输出电压VIL:仍能维持输出为逻辑”1”的最大输入电压VIH:仍能维持输出为逻辑”0”的最小输入电压VILVIH2021/10/49噪声抑制与噪声容限VOHVOLVILVOHVIHVOL噪声最大允许电压噪声最小允许电压2021/10/410噪声抑制与噪声容限高噪声容限低噪声容限不定区VIHVIL"1""0"VOHVOLVNMHVNMLGateOutputGateInputVNML=VIL-VOLVNMH=VOH-VIH2021/10/411有效低电平输

6、出Vin输入低电平有效范围0VIL有效高电平输出Vout输入高电平有效范围VIHVDD过渡区VOHVOL噪声噪声幅值＋VOL

7、MH2021/10/414VA:00.6V;>0.6V;0.6VVNMH=VOH-VIHVNML=VIL-VOLVNML=0.6V-0.3V=0.3V两管单元非门的噪声容限AR1R2VCCVOB1B2T1T22021/10/415简易TTL与非门R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)