第4章 基本触发器ppt课件.ppt

第4章 基本触发器ppt课件.ppt

ID:58701312

大小:1.67 MB

页数:62页

时间:2020-10-04

第4章 基本触发器ppt课件.ppt_第1页
第4章 基本触发器ppt课件.ppt_第2页
第4章 基本触发器ppt课件.ppt_第3页
第4章 基本触发器ppt课件.ppt_第4页
第4章 基本触发器ppt课件.ppt_第5页
资源描述:

《第4章 基本触发器ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第4章触发器概述4.1基本触发器4.2同步触发器4.3边沿触发器4.4触发器的电气特性小结概述一、对触发器的基本要求1.有两个稳定的状态(0、1),以表示存储内容;2.能够接收、保存和输出信号。二、触发器的现态和次态1.现态:触发器接收输入信号之前的状态。2.次态:触发器接收输入信号之后的状态。三、触发器的分类按电路结构和工作特点:基本触发器同步触发器边沿触发器G24.1基本触发器4.1.1由与非门组成的基本触发器一、电路及符号QG1R&&SQQQRSRSQ=0Q=10态Q=1Q=01态电路无输入信号,即R=S=1时,有两个稳定状态。11

2、G2QG1R&&SQ二、工作原理Q=Q“保持”1001Q=0Q=10态“置0”或“复位”(Reset)0110Q=1Q=01态“置1”或“置位”(Set)置位端复位端G2QG1R&&SQ二、工作原理0011Q和Q均为UHR先撤消:1态S先撤消:0态信号同时撤消:出现竞态现象状态不定1010不允许在R和S端同时加输入信号信号分时撤消:状态由后撤销的信号决定简化波形图状态翻转过程需要一定的延迟时间,如10,延迟时间为tPHL;01,延迟时间为tPLH。由于实际中翻转延迟时间相对于脉冲的宽度和周期很小,故可视为0。QG1R&&SQ设触发器初

3、始状态为0:QQSRQQ信号同时撤消,出现不确定状态信号不同时撤消,状态确定三、特性表和特性方程1.特性表:RSQnQn+1000001010011100101110111011100不用不用2.简化特性表RSQn+100011011Qn保持1置10置0不用不允许3.特性方程:Qn+1011100Qn+1=S+RQn约束条件[例]QQ4.1.2由或非门组成一、电路及符号QQSRSR二、工作原理“保持”“置0”“置1”“不允许”若高电平同时撤消,则状态不定。G2QG1RSQ>1>1SRQQ三、特性表和特性方程RSQn+100011011Qn

4、保持置1置0不许10不用Qn+1=S+RQn约束条件G2QG1RSQ>1>1波形图四、基本RS触发器主要特点1.优点:结构简单,具有置0、置1、保持功能。2.问题:输入电平直接控制输出状态,使用不便,抗干扰能力差;R、S之间有约束。4.1.3集成基本触发器一、CMOS集成基本触发器1.由与非门组成:CC404411三态RS锁存触发器特性表RSENQn+1注0Z高阻态001011101111Qn保持置1置0不允许10不用内含4个基本RS触发器2.由或非门组成:CC4043(略)&&1TGQ+VDDQ1Q2Q3Q4347611121514

5、5139101Q1Q2Q3Q4816S1R1S2R2S3R3S4R4ENCC4044––––––––二、TTL集成基本触发器74279、74LS279QR&&SQR&&S1S2+VCC1R1SA1SB2R2S3R3SA3SB4R4S1Q2Q3Q4Q12356101112141547913Q1Q2Q3Q48167427974LS279R1S11S12R2S2R3S31S32R4S4––––––––––基本RS触发器是直接置位、复位触发器,抗干扰能力低,且不利于多个触发器同步工作。同步触发器受时钟脉冲控制,利于多个触发器同步工作4.2同步触发

6、器同步触发器:触发器的工作状态不仅受输入端(R、S)控制,而且还受时钟脉冲(CP)的控制。CP(ClockPulse):等周期、等幅的脉冲串。基本RS触发器:S—直接置位端;R—直接复位端。(不受CP控制)同步触发器:同步RS触发器同步D触发器4.2.1同步RS触发器(受CP控制)一、电路组成及工作原理1.电路及逻辑符号QG1R&&SQG3R&&SG2G4CP曾用符号QQRSRSCPCP国标符号QQRSRSCPC12.工作原理QG1R&&SQG3R&&SG2G4CP当CP=0保持当CP=1与基本RS触发器功能相同特性表:CPRSQnQn+

7、1注0Qn保持10001001101010111100110111101111011100不用不用保持置1置0不许特性方程:约束条件CP=1期间有效二、主要特点1.时钟电平控制CP=1期间接受输入信号;CP=0期间输出保持不变。(抗干扰能力有所增强)2.RS之间有约束Q和Q均为UHR先撤消:1态S先撤消:0态信号同时撤消:出现竞态现象,状态不定CP=1期间,不允许在R和S端同时加输入信号R=S=1:4.2.2同步D触发器一、电路组成及工作原理QG1R&&SQG3R&&SG2G4CP1D(CP=1期间有效)简化电路:省掉反相器。二、主

8、要特点1.时钟电平控制,无约束问题;2.CP=1时跟随。下降沿到来时锁存三、集成同步D触发器1.TTL:74LS375CPDQG1QG3R&&SG2G41>1>1G5RS+VCC74LS375

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。