第2章TMS320C54XDSP硬件结构ppt课件.ppt

第2章TMS320C54XDSP硬件结构ppt课件.ppt

ID:58706841

大小:993.50 KB

页数:64页

时间:2020-10-04

第2章TMS320C54XDSP硬件结构ppt课件.ppt_第1页
第2章TMS320C54XDSP硬件结构ppt课件.ppt_第2页
第2章TMS320C54XDSP硬件结构ppt课件.ppt_第3页
第2章TMS320C54XDSP硬件结构ppt课件.ppt_第4页
第2章TMS320C54XDSP硬件结构ppt课件.ppt_第5页
资源描述:

《第2章TMS320C54XDSP硬件结构ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、《DSP技术与应用》学时:32(含8学时实验)1DSP技术研究内容(理论研究,应用研究)实现方法(PC机,单片机,DSP芯片等)DSP芯片DSP芯片特点(运行速度快,运算精度高,可执行并行操作等)DSP芯片结构(哈佛结构,多总线结构,多处理单元,流水操作等)DSP芯片发展(初期,成熟,完善等阶段)DSP芯片分类(定点/浮点,通用/专用等)DSP芯片选择原则(速度,精度,价位,功耗,片内资源,开发工具等)DSP芯片应用领域(通信电子,军事雷达,语音图象,自控仪表等)第1章要点回顾(DSP概述)2第2章 TMS320C54XDSP硬件结构3本章内容1、TM

2、S32054XDSP结构特点2、TMS32054XDSP结构框图3、TMS32054XDSP总线结构4、TMS32054XDSP存储器结构5、TMS32054XDSP处理器结构6、TMS32054XDSP片上外设7、TMS32054XDSP芯片引脚4TMS32054XDSP结构特点结构特点10-25ns的指令周期(40-100MIPS)----高效快速192K×16位的最大可寻址存储空间----哈佛结构两个40位累加器ACCA、ACCB40位算术逻辑单元(ALU),包括一个40位的桶型移位寄存器17×17位硬件乘法器,允许16位带符号或不带符号的乘法4

3、组内部总线及双地址生成单元----多总线结构8个辅助寄存器及一个堆栈2—6级的并行流水线操作----流水线结构1.8V,2.5V,3.3V低功耗节电模式,宜于电池供电应用丰富的片内外设,包括串、并接口,软件可编程定时器、等待状态发生器及可配置PLL的时钟发生器5TMS320C54xDSP内部由中央处理器CPU、程序/数据存储器、内部总线及其控制、片内外设等几大部分组成结构框图系统控制程序地址控制数据地址控制PAB控制界面特殊功能寄存器PBCABCBDABDBEABEB程序/数据存储器串行口并行口定时器计数器中断存储控制界面外设控制界面乘法器加法器算术逻

4、辑运算桶形移位器中央处理器比较器6多总线结构可以在每个指令周期内产生两个存储地址,实现流水线并行数据处理,提高操作的性能和灵活性。总线结构TMS320C54x采用多总线结构,片内共有8条16位总线即:4条程序/数据总线和4条地址总线包括:一条程序总线(PB)、三条数据总线(CB、DB、EB)四条地址总线(PAB、CAB、DAB、EAB)TMS32054XDSP总线结构7这些总线的功能是总线结构PB传送取自程序存储器的指令代码和立即操作数CB和DB传送读自数据存储器的操作数(LD)EB传送写到存储器(程序/数据)的数据(ST)4条地址总线(PAB、CAB

5、、DAB和EAB)传送指令代码及操作数的地址下面以程序的6级执行过程为例说明各总线使用情况8DSP芯片广泛采用流水线结构以减少指令执行时间,流水线深度从2--8级不等,VC5402DSP采用6级流水操作,代表1条指令执行的6个步骤,如下图所示。PrefetchFetchDecodeAccessReadExecute/write上图中的6级流水操作是相互独立的,在任何一个给定周期内,流水线各级上都会有1到6条指令的不同操作在运行,即允许重叠执行。6级流水操作的功能分别是:Prefetch:预取指,把将要执行的指令地址提供给程序地址总线PAB。Fetch:

6、取指,从程序总线PB上读取程序指令,并放入指令寄存器IR。Decode:译码,指令寄存器IR中的内容被译码,同时判定操作数类型、寻址方式及控制顺序。Access:访问寻址,数据地址产生单元DAGEN把将要访问的数据存储区地址提供给数据地址总线DAB和CAB。Read:读操作数,从数据地址总线DB和CB上读取操作数,同时把将要写的数据存储区地址提供给写地址总线EAB。Execute/write:执行/写操作,执行指令,同时通过数据写总线EB完成写操作。时PC内容加载PAB指令内容加载PBPB内容加载IR操作数1/2地址加载DAB/CAB操作数1/2加载D

7、B/CB存储地址加载EAB执行结果加载EB9读写方式PABCABDABEABPBCBDBEB程序读√√程序写√√单数据读√√双数据读√√√√长数据读√(hw)√(lw)√(hw)√(lw)单数据写√√数据读/数据写√√√√双数据读/系数读√√√√√√外设读√√外设写√√总线结构程序执行读写操作时用到的总线10TMS320C54xDSP采用改进的哈佛结构,总存储空间为192K字,分成3个独立的存储空间:存储器结构64K字的程序存储空间。程序存储器空间存放要执行的指令和执行中所用的系数表。64K字的数据存储空间。数据存储器存放执行指令所要用的数据。64K字

8、的I/O空间。I/O存储空间与存储器映象外围设备相接口,也可以作为附加的数据存储空间使用。TM

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。