第2章MCS51单片机硬件结构 2016ppt课件.ppt

第2章MCS51单片机硬件结构 2016ppt课件.ppt

ID:58706849

大小:2.00 MB

页数:53页

时间:2020-10-04

第2章MCS51单片机硬件结构 2016ppt课件.ppt_第1页
第2章MCS51单片机硬件结构 2016ppt课件.ppt_第2页
第2章MCS51单片机硬件结构 2016ppt课件.ppt_第3页
第2章MCS51单片机硬件结构 2016ppt课件.ppt_第4页
第2章MCS51单片机硬件结构 2016ppt课件.ppt_第5页
资源描述:

《第2章MCS51单片机硬件结构 2016ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、MCS-51系列单片机硬件结构2016-03程序存储器数据存储器I/O接口I/O接口CPU内部结构ALUAFPCARDRRRRIRIDPLARAMIO内部总线地址总线数据总线控制总线程序存储器数据存储器I/O接口I/O接口MCS-51单片机片内有RAM,扩展型有E2ROM多个I/O,系统扩展能力强指令系统功能丰富,CPU处理功能强具有布尔处理机结构,方便逻辑处理与控制适合: 实时控制,用于工业控制器、智能仪表,在工业、民用、国防装备等各方面应用广泛以MCS-51内核,后续发展型号丰富寄存器组MCS-51微控制器(一)CPU内部结构1.算术逻辑运算单元ALU(8位)算术运算,与、或

2、、非、异或逻辑运算、循环移位、位处理。2.寄存器阵列(1)工作寄存器R0~R7(8位):暂存运算数据和中间结果。4个工作寄存器区,工作寄存器0区~3区。每个区均含8个寄存器R0~R7。用PSW中的两位PSW.4和PSW.3来切换工作寄存器区,选用一个工作寄存器区进行读写操作。(2)累加器Acc(8位):需要ALU处理的数据和计算结果多数要经过A累加器。(3)寄存器B(8位):与Acc配合执行乘、除运算。也可用作通用寄存器。(4)程序状态字PSW(8位):存放ALU运算过程的标志状态CyACF0RS1RS0OV—PCY(PSW.7)进位标志位   加/减 有进位或借位时置 1   

3、布尔处理机中 布尔(位)累加器AC(PSW.6)辅助进位标志   低4位向高4位进位时 置1F0(PSW.5)零标志   状态自定义RS1,RS0(PSW.4,PSW.3)工作寄存区选择控制位OV(PSW.2)溢出标志位   计算结果超出范围P(PSW.0)奇偶标志   机器内硬件置1或0,1 A中值为1 的位数为奇数   0 偶数(6)堆栈指针SP(8位)堆栈是按“先进后出”原则存取数据的存储区。MCS-51堆栈设在片内RAM区。数据入栈/出栈时,SP自动加1/减1,其内容始终为栈顶地址。复位时SP=07H。(5)数据指针DPTR(16位):存放片外存储器地址,作为片外存储器的

4、指针。可分成两个8位寄存器DPH、DPL使用。CPU总是按PC的指示读取程序。PC可自动加1。因此CPU执行程序一般是顺序方式。当发生转移、子程序调用、中断和复位等操作,PC被强制改写,程序执行顺序也发生改变。复位时,PC=0000H。(7)程序计数器PC(16位)由两个寄存器组成,发送寄存器和接收寄存器,但共用一个地址。发送数据  将数据写入SBUF接收数据  读SBUF(8)串行数据缓冲器SBUF定时器/计数器 16位  51 2个定时器T0T1 523 个定时器T0T1T2每个定时器分成独立的两个8位寄存器 T0HT0LT1HT1LT2HT2L其它 专用寄存器MCS-51逻

5、辑功能框图掌握每个功能模块的结构、功能、控制及使用方法MCA-51逻辑框图8031VccVssXTAL1XTAL2RESETEAALEPSENP0P1P2P3时钟电路XTAL1内部振荡电路的输入端XTAL2 内部振荡电路的输出端内时钟/外时钟CPU工作的时钟信号可以由CPU内部的振荡电路产生,也可以由外部输入,取决于时钟管脚的接线方式。XTAL1单片机XTAL2内时钟方式外时钟方式30pF30pF石英晶体1.2~12MHz控制信号 RSTRST/VPD(9)复位信号  高电平有效该管脚高电平时(两个机器周期以上),芯片内部寄存器进行复位,即初始化。转为低电平时,从0单元开始执行程

6、序。上电自复位/手动开关复位电路ALE/PROG地址锁存信号当在片外扩展存储器时,P0口即要作为地址信号,也要作为数据信号用。信号属性由ALE控制信号决定。ALE高电平 P0地址信号ALE下降沿 P0上的地址信号保存到地址锁存器ALE低电平P0数据信号无外扩存储器时,以1/6时钟频率输出脉冲信号PSEN(29)片外程序存储器读选通用于外扩程序存储器读指令控制EA(31)片内/片外程序存储器选择低电平 只使用外扩程序存储器高电平 先内后外内外存储器连续编号,内小外大E2ROM写入程序时接21V编程电压I/O口CPU输入/输出地址信号或数据信号的通道,共4组,分别定义为P0,P1,P

7、2,P3口。每个口均为8位,每个位占用一个管脚,具有单独的内部地址,可以单独操作每个I/O口结构上各不相同,常用功能也有差别P0口 三态双向 负载8个TTL门电路P1~P3准三态双向,负载4TTL门电路P0口(1)地址/数据复用地址输出:控制高电平 MUX导通地址总线与T1,P0.x状态与总线状态相同地址输入:三态缓冲器输入到内部总线(2)P0通用I/O口输出 控制低电平 T0截止,T1受控,应外接上拉电阻输入 先写1,T1关,再读进“读-修改-写” 功能有些指令,以I/O口作为

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。