第2章8086与80x86系列微处理器ppt课件.ppt

第2章8086与80x86系列微处理器ppt课件.ppt

ID:58706988

大小:688.00 KB

页数:108页

时间:2020-10-04

第2章8086与80x86系列微处理器ppt课件.ppt_第1页
第2章8086与80x86系列微处理器ppt课件.ppt_第2页
第2章8086与80x86系列微处理器ppt课件.ppt_第3页
第2章8086与80x86系列微处理器ppt课件.ppt_第4页
第2章8086与80x86系列微处理器ppt课件.ppt_第5页
资源描述:

《第2章8086与80x86系列微处理器ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、微机原理与接口技术作者:徐建平成贵学第2章8086与80x86系列微处理器微处理器是组成微型计算机系统的核心部件,8086CPU开启了80x86系列微处理器的新时代。本章将主要围绕8086CPU,对其硬件结构和功能、系统总线的构成和总线周期、总线时序进行系统讲解,并对新型微处理器和主板以及常用系统总线作简单介绍。【本章内容提要】掌握8086/8088CPU的引脚定义、内部结构和功能掌握CPU对内存、I/O的管理方法掌握8086两种系统的构成了解总线周期的基本概念及典型总线操作时序简要了解新型微处理器和主板简要了解微型计算机常用系统总线2.18086微处理器概览2.1.1引脚定

2、义与功能从外部看,8086CPU具有40条引脚,采用双列直插式的封装形式,如图2-1所示;受引脚数量的限制,8086CPU采用了分时复用地址/数据总线和地址/状态总线。所谓分时复用是指,在不同的时钟周期,用相同的引脚输出不同的信号。通过将MN/MX接高电平或地,可使CPU工作在最小模式或最大模式下。最小模式是单机系统,系统中所需的控制信号全部由8086CPU本身直接产生;最大模式可以构成多处理机系统,系统所需的控制信号由总线控制器提供。在不同模式下,8086CPU的第24~31引脚的定义是不同的,下面会详细解释。1.地址/数据总线AD15~AD0为双向、三态地址/数据总线这1

3、6条引脚采用分时复用方式,具有传送地址信息和传送数据信息的双重功能,两个过程分开进行。在读写操作总线周期的T1状态作为地址总线使用,用来输出要访问存储单元或I/O端口的低16位地址A15~A0;在总线周期的其他T状态作为双向数据总线使用,用来传送与存储器或I/O设备交换所需要的16位数据D15~D0。2.地址/状态总线A19/S6、A18/S5、A17/S4和A16/S3为三态地址/状态总线,采用分时复用方式,具有传送地址信息和传送状态信息的双重功能,两个过程分开进行。在读写操作总线周期的T1状态用来输出高4位地址A19~A16(I/O端口输入输出操作时不用,全为低电平);在

4、总线周期的其它T状态用来输出状态信息。S6:指示CPU当前是否连在总线上。S6=0表示CPU当前连在总线上。S5:标志位寄存器中的中断允许标志IF的当前状态。S5=1表示当前允许可屏蔽中断请求;S5=0表示禁止一切可屏蔽中断。S4和S3:指示当前正在使用的段寄存器,如表2-1所示3.控制总线BHE/S7:1、三态输出,采用分时复用方式。2、在总线周期的T1状态,输出BHE信号,表示使用高8位数据线AD15~AD8;否则,只使用低8位数据线AD7~AD0。3、在总线的其他T状态输出状态信息。4、BHE和A0组合起来表示的功能如表2-2所示。MN/MX:工作方式控制信号,输入。M

5、N/MX接高电平表示CPU工作于最小模式,接地表示CPU工作于最大模式。RD:读信号,三态输出,低电平有效。该信号为低电平时表示当前CPU正在对存储器或I/O端口进行读操作。而具体是对存储器还是对I/O端口读取数据,取决于M/IO信号TEST:测试信号,输入,低电平有效。当CPU执行WAIT指令时,每隔5个时钟周期对TEST进行一次测试。该信号为高电平时,则CPU处于等待状态;变为低电平时,等待状态结束,继续执行被暂停的指令。READY:准备就绪信号,输入,来自被访问存储器或I/O端口的响应信号,高电平有效。该信号为高电平时表示要访问的存储器或I/O端口准备就绪,将在下一个时

6、钟周期内完成数据传送;否则,表示存储器或I/O端口未准备就绪,将插入一个或多个等待周期直到READAY为高电平为止。RESET:复位信号,输入,高电平有效。该信号为高电平,至少还要保持4个时钟周期,CPU将停止当前的操作,将标志寄存器、IP、DS、ES、SS清零,将指令队列清空,并将段寄存器CS置为0FFFFH。因此该信号结束后,CPU从地址为FFFF0H处开始执行程序。INTR:可屏蔽中断请求信号,输入,高电平有效。该信号为高电平时表示外设发出了中断请求,CPU在每条指令的最后一个T状态去采样此信号。若INTR有效,而且中断允许标志IF=1则响应中断,转去执行中断服务程序;

7、否则,CPU继续执行下一条指令。NMI:不可屏蔽中断请求信号,输入,上升沿触发,不受IF状态的影响,也不能用软件屏蔽。当该信号有效时,则执行完当前指令后立即响应中断。NMI是一种比INTR高级的中断请求。CLK:时钟信号,输入,为8086CPU提供主时钟信号。要求时钟周期的高电平、低电平之比为1:2。8086可以使用的时钟频率因不同的芯片而不同,8086-1为10MHz,8086-2为8MHz。VCC和GND:电源引脚VCC接高电平(+5V±0.5V),两个GND引脚接地。4.最小模式下的引脚信号(24

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。