第2章++大规模可编程逻辑器件ppt课件.ppt

《第2章++大规模可编程逻辑器件ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章大规模可编程逻辑器件2.1可编程逻辑器件概述2.2复杂可编程逻辑器件(CPLD)2.3现场可编程门阵列(FPGA)2.4在系统可编程(ISP)逻辑器件2.5FPGA和CPLD的开发应用选择习题2.1可编程逻辑器件概述2.1.1PLD的发展进程最早的可编程逻辑器件出现在20世纪70年代初，主要是可编程只读存储器(PROM)和可编程逻辑阵列(PLA)。例如，Altera公司就提供了8种通用PLD系列产品，如表2.1所示。表2.1Altera系列产品主要性能美国Xilinx公司在1985年推出了世界上第一块现场可编程门阵列(FPGA)器件

2、，最初3个完整的系列产品分别被命名为XC2000、XC3000和XC4000，共有19个品种，后来又增加了低电压(3.3V)的“L”系列、多I/O引脚的“H”系列及更高速的“A”系列，并推出了与XC3000兼容的XC3100/A系列，在XC4000的基础上又增加了“E”和“EX”系列。在1995年，Xilinx公司又推出了XC5000、XC6200和XC8100FPGA系列，并取得了突破性进展。而后又推出了Spartan和Virture系列。Xilinx公司还有3个EPLD系列产品：XC7200、XC7300和XC9500。Xilinx系

3、列产品主要性能如表2.2所示。Lattice公司目前的pLSI/ispLSI器件主要有6个系列：pLSI/ispLSI1000、2000、3000、5000、6000和8000系列，如表2.3所示。表2.2Xilinx系列产品主要性能表2.3Lattice系列产品主要性能2.1.2PLD的种类及分类方法目前生产PLD的厂家有Xilinx、Altera、Actel、Atemel、AMD、AT&T、Cypress、Intel、Motorola、Quicklogic、TI(TexasInstrument)等。常见的PLD产品有：PROM、EPR

4、OM、EEPROM、PLA、FPLA、PAL、GAL、CPLD、EPLD、EEPLD、HDPLD、FPGA、pLSI、ispLSI、ispGAL和ispGDS等。PLD的分类方法较多，也不统一，下面简单介绍4种。1．从结构的复杂程度分类从结构的复杂程度上一般可将PLD分为简单PLD和复杂PLD(CPLD)，或分为低密度PLD和高密度PLD(HDPLD)。2．从互连结构上分类从互连结构上可将PLD分为确定型和统计型两类。确定型PLD提供的互连结构每次用相同的互连线实现布线，所以，这类PLD的定时特性常常可以从数据手册上查阅而事先确定。3．从

5、可编程特性上分类从可编程特性上可将PLD分为一次可编程和重复可编程两类。一次可编程的典型产品是PROM、PAL和熔丝型FPGA，其他大多是重复可编程的。4．从可编程器件的编程元件上分类最早的PLD器件(如PAL)大多采用的是TTL工艺，但后来的PLD器件(如GAL、EPLD、FPGA及pLSI/ISP器件)都采用MOS工艺(如NMOS、CMOS、E2CMOS等)。2.2复杂可编程逻辑器件(CPLD)2.2.1CPLD的基本结构早期的CPLD主要用来替代PAL器件，所以其结构与PAL、GAL基本相同，采用了可编程的与阵列和固定的或阵列结构。

6、再加上一个全局共享的可编程与阵列，把多个宏单元连接起来，并增加了I/O控制模块的数量和功能。可以把CPLD的基本结构看成由逻辑阵列宏单元和I/O控制模块两部分组成。1．逻辑阵列宏单元在较早的CPLD中，由结构相同的逻辑阵列组成宏单元模块。一个逻辑阵列单元的基本结构如图2.1所示。图2.1逻辑阵列单元结构图目前的CPLD在逻辑阵列单元结构方面作了很大改进，下面讨论几种改进的结构形式。1)乘积项数目不同的逻辑阵列单元图2.2所示是一个具有12个专用输入端和10个I/O端的CPLD，共有10个逻辑阵列单元，分成5个逻辑单元对，各对分别由不同数量

7、的乘积项组成。图2.2积项线数不同的逻辑阵列单元2)具有两个或项输出的逻辑阵列单元图2.3是具有两个固定积项和输出的CPLD的结构图。由图可见，每个单元中含有两个或项输出，而每个或项均有固定的4个乘积项输入。3)功能更多、结构更复杂的逻辑阵列单元随着集成规模和工艺水平的提高，出现了大批结构复杂、功能更多的逻辑阵列单元形式。图2.3具有两个固定积项和输出的CPLD的结构图2.I/O控制模块CPLD中的I/O控制模块，根据器件的类型和功能不同，可有各种不同的结构形式，但基本上每个模块都由输出极性转换电路、触发器和输出三态缓冲器三部分及与它们相

8、关的选择电路所组成。下面介绍在CPLD中广泛采用的几种I/O控制模块。1)与PAL器件相兼容的I/O模块如图2.4所示，可编程逻辑阵列中每个逻辑阵列逻辑单元的输出都通过一个独立的I/O控制模块