第12章组合逻辑电路ppt课件.ppt

第12章组合逻辑电路ppt课件.ppt

ID:58713751

大小:929.00 KB

页数:58页

时间:2020-10-04

第12章组合逻辑电路ppt课件.ppt_第1页
第12章组合逻辑电路ppt课件.ppt_第2页
第12章组合逻辑电路ppt课件.ppt_第3页
第12章组合逻辑电路ppt课件.ppt_第4页
第12章组合逻辑电路ppt课件.ppt_第5页
资源描述:

《第12章组合逻辑电路ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第12章组合逻辑电路12.1小规模集成组合逻辑电路的分析12.2中规模集成组合逻辑电路的功能与应用12.1小规模集成组合逻辑电路的分析12.1.1组合逻辑电路的分析方法组合逻辑电路的分析,就是根据给定的逻辑电路图,求出电路的逻辑功能。分析的主要步骤如下:①由逻辑电路图写输出逻辑表达式。②适当化简逻辑表达式。③列真值表。④概述逻辑功能。下一页返回12.1小规模集成组合逻辑电路的分析12.1.2组合逻辑电路的分析举例例12-1分析图12-1所示的组合逻辑电路解①在图中引人中间变量F1,F2和F3.则分别写输出S和C的逻辑表达式并化简:②将A、B的4种取

2、值分别代人上式.可得到中间变量F1、F2、F3的真值表.进一步可得到S,C的真值表如表12-1所示。上一页下一页返回12.1小规模集成组合逻辑电路的分析③概述逻辑功能。分析表12-1真值表,可认为AB是两个一位二进制数,则S(Sum)是它们的和,C(Carry)是向高位的进位。可见,电路的功能为实现两个一位二进制数的相加。该电路不考虑低位的进位,所以称为半加器HA(HalfAdder)。图12-2是半加器的逻辑符号。例12-2分析图12-3所示的组合逻辑电路解①在图中引人中间变量F,则上一页下一页返回12.1小规模集成组合逻辑电路的分析分别写输出逻

3、辑表达式并化简为②将An,、Bn和Cn-1的8种取值分别代入上式.可得到中间变量F,Y=An·Bn、W=F·Cn-1的真值表.进一步可得到Sn和Cn的真值表如表12-2所示。上一页下一页返回12.1小规模集成组合逻辑电路的分析③概述逻辑功能。分析表12-2所示真值表可知,电路实现全加器FA(FullAdder)的逻辑功能。输入An和Bn为一位二进制数,Cn-1为低位的进位,输出Sn为本位的和,Cn为本位的进位。全加器能把本位两个一位二进制加数和来自低位的进位三者相加,并得到求和结果和该位的进位信号,图12-4是全加器的逻辑符号。上一页返回12.2中

4、规模集成组合逻辑电路的功能与应用中规模集成(MSI)器件是指每片在100个门以下的集成芯片。*12.2.1编码器在数字系统中.用若干位二进制代码表示文字、符号或者数码等多个特定对象的过程.称为编码。实现编码的电路称为编码器。1.编码器的基本原理如图12-5所示是编码器的方框图。输入是I0~IN-1:共N个待编码的数字信号.如101键盘共有101个键.每个键只有两种状态—按下(提编码请求)或末按下.则每个键对应只有两种取值—0或1。输出是n位二进制代码Y0~Yn-1,如表示101键盘上的数字、大小写字母和运算符号等的7位ASCII码.表示十进制数的1

5、位8421BCD码。输入信号个数N和代码位数n应满足编码原则:下一页返回12.2中规模集成组合逻辑电路的功能与应用2.二进制优先编码器如图12-6所示是三位二进制(8线一3线)优先编码器74LS148的引脚排列图和逻辑符号.表12-3是74LS148的功能表从功能表可以分析74LS148的功能。编码输入端低电平时提出编码请求(称为低电平有效).用逻辑符号上的“‘一”号表示低电平有效.其中的优先权最高.的优先权最低。编码输出端为反码输出.在逻辑符号上用“‘一”表示反码输出反码输出表示输出代码为反码.如对编码为“111”的反码“000”。上一页下一页返

6、回12.2中规模集成组合逻辑电路的功能与应用选通输入端为低电平有效选通.即时允许编码.时禁止编码(如功能表第1行所示)。选通输出端和扩展输出端可用于扩展编码器的功能。当.表示允许编码().但无有效编码请求(所有编码输入端都无效为1).如功能表第2行所不。当=0.表示允许编码().且正在(对编码输入端中提出编码请求且优先权最高的)进行编码.如功能表第3~10行所示。上一页下一页返回12.2中规模集成组合逻辑电路的功能与应用3.二-十进制(10线-4线)优先编码器如图12-7所示是二-十进制(10线-4线)优先编码器74LS147的引脚排列图和逻辑符号

7、。表12-4是74LS147的功能表从功能表可以分析74LS147的功能。74LS147有4位8421BCD码反码输出端,有9个低电平有效的编码输入端,优先权级从到递减,即的优先权最高。为隐含的输入端,由于优先权级最低,因此,当到都无有效编码请求时,则认为提出编码请求,输出编码为对应0000的反码1111。上一页下一页返回12.2中规模集成组合逻辑电路的功能与应用12.2.2译码器译码是编码的逆过程,是将给定的二进制代码“翻译”成编码时赋子的原意。实现译码功能的电路称为译码器。1.二进制译码器二进制译码器又称为变量译码器,有n线输入-2n线输出,每

8、一个输出信号与输入信号的一个取值组合相对应。常用的有3线-8线、4线-16线译码器,如74LS138,74LS154等。如

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。