串行通信及接口电路ppt课件.ppt

《串行通信及接口电路ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第11章串行通信及接口电路11.1串行通信11.1.1概述1．串行通信的优点2．同步通信与异步通信（1）非同步（异步）通信（AsynchronousDataCommunication，ASYNC）图11-1异步通信的格式①字符格式②数据信号传送速率假如数据传送的速率是120个字符/秒，而每一字符包含10个数据位，则每秒传送的二进制位数为10  ×  120 = 1 200bit/s则每一位的传送时间即为Td= 1/1 200 = 0.833ms③波特率（Baudrate）图11-2信号传输率与波特率的关

2、系（2）同步传送图11-3同步字符3．数据传送方向（1）半双工（HalfDuplex）图11-4半双工示意图（2）完全双工（FullDuplex）图11-5完全双工示意图4．信号的调制和解调图11-6通信信号示意图图11-7电话线的频带图图11-8数字信号通过电话线传送产生的畸变图11-9调制与解调示意图图11-10FSK调制法原理图5．串行I/O的实现6．串行通信的校验方法常用的校验方法有：奇偶校验、循环冗余校验CRC（CyclicRedundancyCheck）等。①软件奇偶校验在8086中，有判断

3、字符奇偶性的标志及相应的转移指令。所以，用软件产生奇偶校验位（发送时），或进行奇偶校验（接收时）是比较方便的。若每字符为7位，用偶校验，产生奇偶校验位的程序如下：MOVAL,DATA；取出要发送的数据ANDAL,AL；检查数据本身的奇偶性JPETRANS；若“1”的个数已为偶数则直接发送ORAL,10000000B；否则，置最高位为“1”TRANS：OUT(UART),AL；输出进行奇偶较验的程序如下：INAL,UART；输入接收的数据ANDAL,AL；检查“1”的个数的奇偶性JPOERROR；若“1”

4、的个数为奇数,转至出错处理MOVDATA,AL；否则存入内存②硬件奇偶校验目前有专门的奇偶发生器/校验器器件，可对7位或8位字符进行奇偶校验。这是一种中规模TTL集成电路如SN54/742809位奇偶发生器/校验器（8个数据位加1个校验位）和SN54/741808位奇偶发生器/校验器（7个数据位加1个校验位）。但在实际的串行通信中，通常采用可编程的串行通信接口芯片，如Intel8251A或Z80SIO。芯片中就包含硬件的奇偶校验和产生电路，可用程序选择是否用奇偶校验，或选择是奇校验还是偶校验。11.1.

5、2串行接口标准EIARS-232C接口图11-11RS-232C的连脚图图11-12接收器和发送器的具体电路图11-13计算机与远程终端和当地终端连接示意图11.2Intel8251A可编程通信接口11.2.18251的基本性能（1）可用于同步和异步传送。（2）同步传送：5～8bit/字符，内部或外部同步，可自动插入同步字符。（3）异步传送：5～8bit/字符，时钟速率为通信波特率的1、16或64倍。（4）可产生中止字符（BreakCharacter）；可产生1、或2个位的停止位；或检查假启动位，自动检

6、测和处理中止字符。（5）波特率：DC—19.2K（异步）；DC—64K（同步）。（6）完全双工，双缓冲器发送和接收器。（7）出错检测：具有奇偶、溢出和帧错误等检测电路。11.2.28251的方框图图11-148251的方框图1．接收器图11-158251对数据的采样2．发送器发送器接收CPU送至的并行数据，加上起始位、奇偶校验位和停止位，然后由TxD脚发送。3．I/O控制C/CE功能0001CPU从USART读数据0101CPU从USART读状态0010CPU写数据到USART0110CPU写命令到US

7、ART1×××USART总线浮空（无操作）表11-18251读写操作真值表11.2.3接口信号图11-16CPU通过8251与串行外设接口1．与CPU的接口信号2．与装置的接口信号11.2.48251的编程图11-178251初始化编程的流程图图11-18方式选择字格式图11-198251的命令字格式图11-208251状态字格式11.2.58251应用举例我们以两台微机之间进行双机串行通信的硬件连接和软件编程来说明8251在实际中是如何应用的。（1）要求在A、B两台微机之间进行串行通信，A机发送、B机

8、接收。要求把A机上开发的应用程序（其长度为2DH）传送到B机中去。采用异步方式，字符长度为8位，2个停止位，波特率因子为64，无校验，波特率为4800。CPU与8251之间采用查询方式交换数据。端口地址分配是：命令/状态口为309H，数据口为308H。（2）分析由于是近矩离传输，可以不用MODEM，而直接互连。同时采用查询方式，故收/发程序中只需检查发/收的准备好状态位是否置位，在准备好时就发送或接收一个字节。（3）设计①硬件连接图11-2