FPGA CPLD结构原理ppt课件.ppt

《FPGA CPLD结构原理ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章PLD硬件特性与编程技术本章重点：CPLD的结构和工作原理FPGA的结构和工作原理2.1PLD概述图2-1基本PLD器件的原理结构图可编程逻辑器件ProgrammableLogicDevicePLD的应用和发展简化了电路设计、降低了成本，提高了系统的可靠性和保密性，推动了EDA工具的发展，而且改变了数字系统的设计方法。2.1.1PLD的发展历程熔丝编程的PROM和PLA器件AMD公司推出PAL器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SoPC20世纪70年代20世纪70年代末20世纪80年代初2

2、0世纪80年代中期20世纪80年代末进入20世纪90年代后2.1PLD概述2.1.2PLD的分类图2-2按集成度(PLD)分类2.1PLD概述乘积项结构器件（CPLD）查找表结构器件（FPGA）按结构分类熔丝型器件：一次性器件反熔丝型器件：一次性器件EPROM型器件：紫外线擦除电可编程EEPROM型器件：电可擦写编程SRAM型器件：查找表结构的器件Flash型器件：多次可编程，掉电后不需重配置按编程工艺分类第一代第四代2.2低密度PLD可编程原理2.2.1电路符号表示图2-3常用逻辑门符号与现有国标符号的对照2.2.1电路符号

3、表示图2-4PLD的互补缓冲器图2-5PLD的互补输入图2-6PLD中与阵列表示图2-7PLD中或阵列的表示图2-8阵列线连接表示2.2.2PROM图2-10PROM的逻辑阵列结构2.2低密度PLD可编程原理图2-11PROM表达的PLD阵列图图2-12用PROM完成半加器逻辑阵列举例：用PROM实现半加器2.2.3PLA图2-13PLA逻辑阵列示意图2.2低密度PLD可编程原理ProgrammableLogicArray）2.2.3PLA图2-14PLA与PROM的比较2.2低密度PLD可编程原理2.2.4PAL图2-15P

4、AL结构图2-16PAL的常用表示2.2低密度PLD可编程原理（ProgrammableArrayLogic）图2-17一种PAL16V8的部分结构图2.2.5GAL2.2低密度PLD可编程原理GAL即通用阵列逻辑器件，首次在PLD上采用了EEPROM工艺，使得GAL具有电可擦除重复编程的特点，彻底解决了熔丝型可编程器件的一次可编程问题。GAL在“与-或”阵列结构上沿用了PAL的与阵列可编程、或阵列固定的结构，但对PAL的输出I/O结构进行了较大的改进，在GAL的输出部分增加了输出逻辑宏单元OLMC(OutputMacroCe

5、ll)。(GenericArrayLogic)早期PLD器件特点可以实现速度特性较好的逻辑功能简单的结构也使它们只能实现规模较小的电路解决出路：Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD和与标准门阵列类似的FPGACPLD(ComplexProgrammab1eLogicDvice)FPGA(FieldProgrammableGateArray)15五个主要部分：逻辑阵列块（LAB）宏单元扩展乘积项（共享和并联）可编程连线阵列（PIA）I/O控制块三个基本部分CPLD的结构：曲阜师范大学计算机科学学院

6、17典型CPLD结构图（Altera公司MAX7000系列）图2-19MAX7128S的结构1．逻辑阵列块(LAB)2.3CPLD的结构与可编程原理2．宏单元全局时钟信号全局时钟信号由高电平有效的时钟信号使能用乘积项实现一个阵列时钟2.3CPLD的结构与可编程原理逻辑阵列MAX7000系列中的宏单元乘积项选择矩阵可编程寄存器可编程寄存器时钟输入模式2.3CPLD的结构与可编程原理图2-26MAX3000系列的单个宏单元结构3．扩展乘积项图2-28共享扩展乘积项结构2.3CPLD的结构与可编程原理3．扩展乘积项图2-29并联扩

7、展项馈送方式并联扩展项4．可编程连线阵列(PIA)图2-30PIA信号布线到LAB的方式2.3CPLD的结构与可编程原理专用输入、I/O引脚和宏单元输出都连接到PIA，用户可编程控制PIA把器件中任何信号连接到其目的地。5．I/O控制块图2-31MAX3000系列器件的I/O控制块允许每个I/O引脚单独被配置为输入、输出和双向工作方式。f=(A+B)C(D’)=ACD’+BCD’f举例：A、B、C、D由PLD芯片的管脚输入后进入可编程连线阵列（PIA)，在内部会产生A、A非、B、B非、C、C非、D、D非8个输出。图中每一个叉表

8、示相连（可编程熔丝导通），所以得到：f=f1+f2=(ACD’)+(BCD’)。D触发器直接利用宏单元中的可编程D触发器来实现。时钟信号CLK由I/O脚输入后进入芯片内部的全局时钟专用通道，直接连接到可编程触发器的时钟端。可编程触发器的输出与I/O脚相连，把结果输出到芯片管脚