系统结构期末试题A.doc

系统结构期末试题A.doc

ID:58832163

大小:63.00 KB

页数:8页

时间:2020-09-24

系统结构期末试题A.doc_第1页
系统结构期末试题A.doc_第2页
系统结构期末试题A.doc_第3页
系统结构期末试题A.doc_第4页
系统结构期末试题A.doc_第5页
资源描述:

《系统结构期末试题A.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、题号一二三四五六七总分题分20101515151510得分评卷人︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰密︰︰︰︰︰︰︰︰︰︰︰︰封︰︰︰︰︰︰︰︰︰︰︰︰︰︰线︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰线………………………………………………学院专业级学号姓名︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰装︰︰︰︰︰︰︰︰︰︰︰︰订︰︰︰︰︰︰︰︰︰︰︰︰︰︰线︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰线………………………………………………得分一、名词解释(对以下各题简明扼要作解释。每小题2分,共20分)(1)静态流水线(2)分段开采(3)体系结构(4)时间重叠(5)TLB(6)结构冲突(7)程序的局部性原理

2、(8)2:1Cache经验规则(9)组相联映象(10)数据相关得分二、填空题(将准确的文字填入各题的空格上。答案填错或未填者,该空格处不得分。每空1分,共10分)1.计算机系统的多层结构从高到低可以分为应用语言虚拟机高级语言虚拟机,汇编语言虚拟机,操作系统机器级,传统机器级和微程序机器级。2.并行性包含同时性和并发性二重含义。3.系列机软件必须保证向后兼容。4.某计算机系统采用浮点运算部件后,使浮点运算速度提高到原来的20倍,而系统运行某一程序的整体性能提高到原来的5倍,则该程序中浮点操作所占的比例是84.2%。系统加速比是5。5.由软件实现的机器称为虚拟机。

3、在一个计算机系统中,低层机器的属性对高层机器的程序员往往是的透明的。得分三、计算机系统有三个部件可以改进,这三个部件的加速比如下:部件1加速比=6;部件2加速比=4;部件3加速比=5;(1)如果部件1和部件2的可改进比例为30%和20%,那么当部件3的可改进比例为多少时,系统的加速比才可以达到2?(9分)(2)如果三个部件的可改进比例为30%、10%和12.5%,三个部件同时改进,那么系统加速比是多少?(6分)︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰密︰︰︰︰︰︰︰︰︰︰︰︰封︰︰︰︰︰︰︰︰︰︰︰︰︰︰线︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰线…………………………………………

4、……学院专业级学号姓名︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰装︰︰︰︰︰︰︰︰︰︰︰︰订︰︰︰︰︰︰︰︰︰︰︰︰︰︰线︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰线………………………………………………︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰密︰︰︰︰︰︰︰︰︰︰︰︰封︰︰︰︰︰︰︰︰︰︰︰︰︰︰线︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰线………………………………………………学院专业级学号姓名︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰装︰︰︰︰︰︰︰︰︰︰︰︰订︰︰︰︰︰︰︰︰︰︰︰︰︰︰线︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰线………………………………………………得分四、假设某应用程序中有4类操作,通过该进,各操作获得了

5、不同的性能提高。具体数据如下表所示:操作类型程序中的数量(百万条指令)该进前的执行时间(周期)该进后的执行时间(周期)操作11021操作2202010操作32041(1)该进后,各类操作的加速比分别是多少?(3分)(2)各类操作单独改进后,程序获得的加速比分别是多少?(6分)(3)4类操作均改进后,整个程序的加速比是多少(用加速比的定义求解)?(6分)得分五、现有3段流水线,各段经过的时间依次为△t,3△t,△t,(1)分别计算在连续输入3条指令时和30条指令时的吞吐率和效率。(5分)(2)采用瓶颈段细分的方式改进该流水线,改进后同时输入3条指令和30条指令时

6、分别计算其吞吐率和效率。(5分)(3)通过对(1),(2)两小题的计算比较可得出什么结论?(5分)︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰密︰︰︰︰︰︰︰︰︰︰︰︰封︰︰︰︰︰︰︰︰︰︰︰︰︰︰线︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰线………………………………………………学院专业级学号姓名︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰装︰︰︰︰︰︰︰︰︰︰︰︰订︰︰︰︰︰︰︰︰︰︰︰︰︰︰线︰︰︰︰︰︰︰︰︰︰︰︰︰︰︰线………………………………………………得分六、设向量长度为64,在CRAY-1机上所用浮点功能部件的执行时间分别为:相加6拍,相乘7拍,求倒数14拍,从存储器读数6拍,打入寄存

7、器及启动功能部件各1拍。问下列各指令组,组内的哪些指令可以链接?哪些指令不能链接?不能链接的原因是什么?分别计算出各指令组全部完成所需要的拍数。(1)V0←存储器V1←V2+V3V4←V5*V6(7分)(2)V0←存储器V1←1/V0V3←V1*V2V5←V4+V3(8分)得分七、Cache-主存存储层次中,主存由8个块组成(0-7),Cache为4块。假设Cache已先后访问并预取了主存的第1,2块,现访存地址流又为:3,1,5,2,6,5,4。(1)如果Cache存储器采用全相联映象,并采用LRU替换算法。请填写表1Cache存储器中的Cache使用过程,

8、并标出命中时刻。(3分)表1全相联映象

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。