基于verilog的循环计数器.doc

基于verilog的循环计数器.doc

ID:58863404

大小:332.00 KB

页数:3页

时间:2020-09-22

基于verilog的循环计数器.doc_第1页
基于verilog的循环计数器.doc_第2页
基于verilog的循环计数器.doc_第3页
资源描述:

《基于verilog的循环计数器.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电子与信息工程系——Verilog数字系统设计—实验名称专业、年级学号姓名循环计数器以下内容由实验指导教师填写(实验内容请以批注的形式批阅)实验项目完成情况实验项目成绩指导教师时间年月日实验五循环计数器一、实验目的1、熟悉Quartus和Modelsim软件2、学习分配管脚和下载测试3、乘法运算显示电路设计验证二、循环计数器的源代码modulexunhuan(clk,hex0,hex1);inputclk;output[7:0]hex0,hex1;reg[7:0]hex0,hex1;reg[4:0]count;reg[25:0]fenpin;regclk_fp;

2、always@(posedgeclk)beginif(fenpin<26'd50000000)fenpin<=fenpin+1'b1;elsefenpin<=26'd0;endalways@(posedgeclk)beginif(fenpin<=26'd24999999)clk_fp<=1'b1;elseclk_fp<=1'b0;endalways@(posedgeclk_fp)beginif(count>5'd0)count<=count-1'd1;elsecount<=5'd29;case(count)第3页电子与信息工程系——Verilog数字系统设计—5

3、'd29:beginhex0=8'h90;hex1=8'ha4;end5'd28:beginhex0=8'h80;hex1=8'ha4;end5'd27:beginhex0=8'hf8;hex1=8'ha4;end5'd26:beginhex0=8'h82;hex1=8'ha4;end5'd25:beginhex0=8'h92;hex1=8'ha4;end5'd24:beginhex0=8'h99;hex1=8'ha4;end5'd23:beginhex0=8'hb0;hex1=8'ha4;end5'd22:beginhex0=8'ha4;hex1=8'ha4;

4、end5'd21:beginhex0=8'hf9;hex1=8'ha4;end5'd20:beginhex0=8'hc0;hex1=8'ha4;end5'd19:beginhex0=8'h90;hex1=8'hf9;end5'd18:beginhex0=8'h80;hex1=8'hf9;end5'd17:beginhex0=8'hf8;hex1=8'hf9;end5'd16:beginhex0=8'h82;hex1=8'hf9;end5'd15:beginhex0=8'h92;hex1=8'hf9;end5'd14:beginhex0=8'h99;hex1=8'

5、hf9;end5'd13:beginhex0=8'hb0;hex1=8'hf9;end5'd12:beginhex0=8'ha4;hex1=8'hf9;end5'd11:beginhex0=8'hf9;hex1=8'hf9;end5'd10:beginhex0=8'hc0;hex1=8'hf9;end5'd9:beginhex0=8'h90;hex1=8'hc0;end5'd8:beginhex0=8'h80;hex1=8'hc0;end5'd7:beginhex0=8'hf8;hex1=8'hc0;end5'd6:beginhex0=8'h82;hex1=8'

6、hc0;end5'd5:beginhex0=8'h92;hex1=8'hc0;end5'd4:beginhex0=8'h99;hex1=8'hc0;end5'd3:beginhex0=8'hb0;hex1=8'hc0;end5'd2:beginhex0=8'ha4;hex1=8'hc0;end5'd1:beginhex0=8'hf9;hex1=8'hc0;end5'd0:beginhex0=8'hc0;hex1=8'hc0;endendcaseendEndmodule第3页电子与信息工程系——Verilog数字系统设计—三:Transcript显示结果:Load

7、ingwork.xuanhuan_vlg_tst#Loadingwork.xuanhuan#**Warning:(vsim-3009)[TSCALE]-Module'xuanhuan'doesnothavea`timescaledirectiveineffect,butpreviousmodulesdo.#Region:/xuanhuan_vlg_tst/i1##addwave*#viewstructure#.main_pane.structure.interior.cs.body.struct#viewsignals#.main_pane.objects.in

8、terior.cs.bo

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。