半导体存贮器与可编程逻辑器件ppt课件.ppt

《半导体存贮器与可编程逻辑器件ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、8半导体存储器与可编程逻辑器件8.1概述8.2随机存贮器8.3只读存贮器8.4低密度可编程逻辑器件8.5高密度可编程逻辑器件8.6现场可编程逻辑器件8.7可编程逻辑器件的应用本章主要学习以阵列电路为基础的数字集成电路，包括半导体存储器和可编程逻辑器件。在半导体存储器部分，介绍了随机存取存储器和只读存储器的结构和工作原理。在可编程逻辑器件部分，先介绍了低密度可编程逻辑器件，在此基础上，再讨论高密度可编程逻辑器件和现场可编程门阵列。这类器件的集成密度特别高，并具有在系统可编程或现场可编程特性，可用于实现较大规模的数字逻辑电路，甚至实现一个完整的数字系统。[内容提

2、要]8.1概述RAM：既能读出、写入数据,断电后数据不能保存SRAM：存储单元结构较复杂，集成度较低，但读写速度快DRAM：其存储单元结构简单，集成度高，价格便宜，广泛地用于计算机中。ROM：存固定的数据，工作时只需读出所存的数据，ROM中存储的数据即使断电也不会丢失。按照ROM数据写入的方式，可分为：掩膜ROMPROM:ProgrammableROM,可编程ROMEPROM:ErasablePROM,可擦除PROME2PROM:ElectricallyEPROM,电可擦除EPROMPLD：可编程逻辑器件(ProgrammableLogicalDevice)

3、，是一种半定制器件，可以由编程来确定其逻辑功能。低密度PLDPLA(ProgrammableLogicArray)可编程逻辑阵列PAL(ProgrammableArrayLogic)可编程阵列逻辑GAL(GeneticArrayLogic)通用阵列逻辑高密度PLD优点是：集成度高、速度快。PLD简化画法图8.1.1PLD简化画法AA(a)输入缓冲器ZABC(b)三输入与门(c)连接方法断开单元8.2随机存储器8.2.1RAM的结构8.2.2RAM的存储单元8.2.3RAM的读写时序8.2.4集成RAM举例8.2.5RAM的扩展8.2.1RAM的结构RAM的一

4、般组成：存储矩阵地址译码器读/写控制器地址译码器••••••A0An-1A1图8.2.1RAM的结构图存贮矩阵读/写控制器I/O0I/O1I/Om-1••••••1.存储矩阵RAM中存储的数据一般是按字节进行读写操作的。一个8×8的RAM在某时刻存储的二进制数码如表8.2.1所示。一旦关掉电源，RAM中存放的数据就会全部丢失。存储矩阵由大量基本存储单元组成，每个存储单元可以存储一位二进制数。这些存储单元按字(Word)和位(Bit)构成存储矩阵。可以用字数和字长的乘积表示RAM的存贮容量。例如：64K×8表示具有64K字，字长8位，共512K存贮容量。地址码

5、存储的二进制数码（字节）0000010100111001011101110011010001101001001001011000001000010110010010001001100100010011表8.2.1RAM中存储的数据2.地址译码对RAM地址线上的二进制信号进行译码，选中与该地址码对应字的一个或几个基本存储单元，在读/写控制器的控制下进行读/写操作。图8.2.2单地址译码方式的结构图w0w1•••w31读/写控制器地址译码器D0D1••••••D7A0A1•••A431,031,131,70,00,10,71,0≈≈≈A0A1A2A3x0x1••

6、•x15y0y1y15图8.2.3双地址译码方式的结构图X地址译码器Y地址译码器A4A5A6A7w15w1w0w16w240w255≈≈≈3.读/写控制器存储矩阵中的基本存储单元通过地址译码器被选中后，它的输出端Q和须与RAM内部数据线D和直接相连。而这时该基本存储单元的信息能否被读出，或者外部的信息能否写到该基本存储单元中，还决定于读/写控制器。图8.2.4读/写控制器的逻辑电路图D8.2.2RAM的存储单元六管静态存储单元读出触发器的信息使触发器的X地址线和Y地址线均为高电平。写信息到触发器：把需要写入的信息加在数据线D和上，并使得该触发器的X地址和Y地

7、址均为高电平。VDDVGGT1T2T3T4QT5T6图8.2.5六管静态存储单元动态DRAM存储单元：优点:是容量大，功耗低，价格也便宜。缺点:其读写速度比SRAM低，并需要刷新及读出放大器等外围电路。字线X位线TCSCDVCDB图8.2.6单管动态MOS存储单元8.2.3RAM的读写时序SRAM读出时序图图8.2.7SRAM读出过程时序图读出单元的地址地址有效数据注意：tAA和tCO必须同时满足芯片参数的要求RAM的读周期:tRC,两次读操作之间的最小时间间隔。欲读数据的地址加到RAM的地址输入端；读写信号一直保持高电平读状态；加入有效的片选低电平信号，延

8、时tCO后，在I/O端会出现欲读的数据信号；使无效，