EDA论文FPGA循环彩灯的设计_林小兵_电子08_2号.pdf

EDA论文FPGA循环彩灯的设计_林小兵_电子08_2号.pdf

ID:59021425

大小:760.63 KB

页数:8页

时间:2020-09-14

EDA论文FPGA循环彩灯的设计_林小兵_电子08_2号.pdf_第1页
EDA论文FPGA循环彩灯的设计_林小兵_电子08_2号.pdf_第2页
EDA论文FPGA循环彩灯的设计_林小兵_电子08_2号.pdf_第3页
EDA论文FPGA循环彩灯的设计_林小兵_电子08_2号.pdf_第4页
EDA论文FPGA循环彩灯的设计_林小兵_电子08_2号.pdf_第5页
资源描述:

《EDA论文FPGA循环彩灯的设计_林小兵_电子08_2号.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、EDA论文基于VHDL的多路循环彩灯控制器的设计延安大学信息学院电子08林小兵10702080140021/8基于VHDL的多路循环彩灯控制器的设计林小兵(延安大学信息学院716000)摘要:本文应用EDA技术设计了一个多路彩灯控制器,6种花型循环变化,有清零开关,并且可以选择快慢两种节拍。给出彩灯控制器组成原理图、主要VHDL源程序及仿真波形图.关键字:EDA循环彩灯VHDLThemultiplecirculationlightsdesignbasedontheVHDLAbstract:ThisarticleappliedEDAtechnologywhic

2、hdesignedacirculationroadlightscontrollerand6kindsofdesigncyclechanges,andaresetswitch,withtwochoosebeats.Hadgivencompositionprinciplediagram,lightscontrollermainsourceprogramandsimulationVHDLwavefigures.Keywords:EDAcirculationlightsVHDL0引言VHDL主要用于描述数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征的语句

3、外,VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可是部分,及端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。VHDL是一种标准的硬件电路设计语言,目前已成为广大电路设计人员设计数字系统首选的开发工具。基于VHDL硬件电路语言的编程与实际应用技巧,VHDL硬件电路

4、语言在微机、通信、编码、存储器以及电子电路等方面的具体设计应用,具有实际的指导意义。1系统设计要求需设计一个十六路彩灯控制器,6种花型循环变化,有清零开关,并且可以选择快慢两种节拍。2系统设计方案2/8根据系统设计要求可知,整个系统共有三个输入信号:控制彩灯节奏快慢的基准时钟信号CLK_IN,系统清零信号CLR,彩灯节奏快慢选择开关CHOSE_KEY;共有16个输出信号LED[15..0],分别用于控制十六路彩灯。据此,我们可将整个彩灯控制器CDKZQ分为两大部分:时序控制电路SXKZ和显示控制电路XSKZ,整个系统的组成原理图如图1所示。图1彩灯控制器组成

5、原理图3主要VHDL源程序3.1时序控制电路的VHDL源程序--SXKZ.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYSXKZISPORT(CHOSE_KEY:INSTD_LOGIC;CLK_IN:INSTD_LOGIC;CLR:INSTD_LOGIC;CLK:OUTSTD_LOGIC);ENDENTITYSXKZ;ARCHITECTUREARTOFSXKZISSIGNALCLLK:STD_LOGIC;BEGINPROCESS(CLK_IN,CL

6、R,CHOSE_KEY)ISVARIABLETEMP:STD_LOGIC_VECTOR(2DOWNTO0);BEGINIFCLR='1'THEN--当CLR='1'时清零,否则正常工作CLLK<='0';TEMP:="000";ELSIFRISING_EDGE(CLK_IN)THENIFCHOSE_KEY='1'THENIFTEMP="011"THENTEMP:="000";3/8CLLK<=NOTCLLK;ELSETEMP:=TEMP+'1';ENDIF;--当CHOSE_KEY='1'时产生基准时钟频率的1/4的时钟信号,否则产生基准时钟--频率的1/8

7、的时钟信号ELSEIFTEMP="111"THENTEMP:="000";CLLK<=NOTCLLK;ELSETEMP:=TEMP+'1';ENDIF;ENDIF;ENDIF;ENDPROCESS;CLK<=CLLK;ENDARCHITECTUREART;3.2显示控制电路的VHDL源程序--XSKZ.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYXSKZISPORT(CLK:INSTD_LOGIC;CLR:INSTD_LOGIC;LED:OUTSTD_LOGIC_VECTOR(15DOWNTO0));END

8、ENTITYXSKZ;ARCHITECTUREART

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。