组成原理68分题目.docx

组成原理68分题目.docx

ID:59135595

大小:15.83 KB

页数:3页

时间:2020-09-12

组成原理68分题目.docx_第1页
组成原理68分题目.docx_第2页
组成原理68分题目.docx_第3页
资源描述:

《组成原理68分题目.docx》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1.已知x=0.1001,y=-0.0101求[-x]补,[y]补,[-y]补,[x+y]补,[x-y]补码运算第四章 [-x]补=[-0.1001]补=1.0111,[y]补=[-0.0101]补=1.1011[-y]补=[0.0101]补=0.0101,[x+y]补=[0.1001-0.0101]补=[0.0100]补=0.0100[x-y]补=[0.1001+0.0101]补码=0.11102.已知cache的存储周期为40ns,主存存储周期为200ns,cache的命中率为95%,求Cache/主存系统的平均访问时间?Cache/主存平均访问时间为95%*40+(

2、1-95%)*200=48ns3.设一个由4个模块组成的四体存储器结构,每个存储体存储字长为32位,存取周期为200ns。假设数据总线的宽度是32位,总线传输周期是50ns,试求顺序存储和交叉存储的存储宽带。(存储器的宽带单位为bps)顺序存储(高位交叉编址)和交叉存储(低位交叉编址)连续读出4个字的信息量是32×4=128位。顺序存储存储器连续读出4个字的时间是200ns×4=800ns=8×10-7s交叉存储存储器连续读出4个字的时间是200ns+50ns×(4-1)=350ns=3.5×10-7s顺序存储器的带宽是128/(8×10-7)=16×107bps交叉存储

3、器的带宽是128/(3.5×10-7)=37×107bps4计算波特率一个帧是包括1+7+1+1=10位故波特率为120*(1+7+1+1)=1200bps=1200波特5.冯诺依曼计算机相关特点:计算机由运算器,存储器,控制器,输入设备和输出设备五大部分组成。指令和数据以同等地位存放于存储器内,并可按地址寻访。指令和数据均用二进制数表示指令由操作码和地址码组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器的位置。指令在存储器内按地址存放。通常,指令是顺序执行的,在特定条件下,可根据运算结果或根据设定的条件改变执行顺序。机器以运算器为中心,输入输出设备与存储器间

4、的数据传送通过运算器完成。冯诺依曼计算机由运算器、存储器、控制器、输入设备、输出设备。功能:运算器用来完成算术运算和逻辑运算,并将运算的中间结果暂存在运算器内。存储器用来存放数据和程序。控制器用来控制,指挥程序和数据的输入,运行以及处理运算结果。输入设备用来将人们熟悉的信息形式转换为机器能识别的信息形式,常见的有键盘,鼠标等输出设备可将机器运算结果转换为人们熟悉的信息形式。如打印机输出,显示器输出等。运算器和控制器统称中央处理器、CPU,I/O设备及主存储器,cpu与主存储器合起来又称主机,I/O设备又称外部设备。6.简述指令周期、机器周期、时钟周期的概念及它们的联系?答

5、:CPU每取出并执行一条指令所需的全部时间叫指令周期;机器周期是在同步控制的机器中,执行指令周期中一步相对完整的操作(指令步)所需时间,通常安排机器周期长度等于主存周期;时钟周期是指计算机主时钟的周期时间,它是计算机运行时最基本的时序单位,对应完成一个微操作所需时间,通常时钟周期等于计算机主频的倒数。7.MAR,MDR,IR,PC等概念MAR:存储器地址寄存器,用于存放将被访问的存储单元的地址。MDR:存储器数据寄存器,用于存放欲存入存储器中的数据或最近从存储器中读出的数据。IR:指令寄存器,存放当前欲执行的指令。PC:程序计数器,存放现行指令的地址,通常具有计数功能。当

6、遇到转移类指令时,PC的值可被修改。8.流水计算机的数据相关主要分为写后读(RAW)、读后写(WAR)、写后写(WAW)。请指出下面三组指令中各存在哪种类型的数据相关(1) I1 LAD R1,A ; M(A)→R1,M(A)是存储器单元    I2 ADD R2,R1 ;(R2)+(R1)→R2 (2) I3 ADD R3,R4 ;(R3)+(R4)→R3    I4 MUL R4,R5 ;(R4)×(R5)→ R4 (3) I5 LAD R6,B ; M(B)→R6,M(B)是存储器单元    I6 MUL R6,R7 ;(R6)×(R7)→ R6  解:(1)写后读

7、(RAW)相关;   (2)读后写(WAR)相关,但不会引起相关冲突; (3)写后读(RAW)相关、写后写(WAW)相关 9.某机的主存容量为16MB,缓存的容量为16KB。主存和缓存分成大小相同的块,每块有8个字,每个字为4个字节,按字节编址。设计一个四路组相联(即缓存每组内有四块)的缓存组织,(1)画出主存地址字段各字段的名称和位数。(2)设缓存初态为空,CPU依次从主存第0,1,2,…,99号单元读出100个字(主存一次读出一个字),并重复此次序读8次,问命中率为?(1)根据每个字块有8个字,每个字32位,得出主存地址字

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。