实验:计数器功能及其应用.pdf

实验:计数器功能及其应用.pdf

ID:59587071

大小:82.51 KB

页数:4页

时间:2020-11-13

实验:计数器功能及其应用.pdf_第1页
实验:计数器功能及其应用.pdf_第2页
实验:计数器功能及其应用.pdf_第3页
实验:计数器功能及其应用.pdf_第4页
资源描述:

《实验:计数器功能及其应用.pdf》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验计数器功能及其应用实验目的:通过实验,熟悉中规模集成计数器的功能及应用,掌握利用中规模集成电路计数器构成任意进制计数器的方法,学会综合测试的方法,让学生加深对相关理论知识的理解。实验原理:计数器对输入的时钟脉冲进行计数,来一个CP脉冲计数器状态变化一次。根据计数器计数循环长度M,称之为模M计数器(M进制计数器)。通常,计数器状态编码按二进制数的递增或递减规律来编码,对应地称之为加法计数器或减法计数器。一个计数型触发器就是一位二进制计数器。N个计数型触发器可以构成同步或异步N位二进制加法或减法计数器。当然,计数器状态编码

2、並非必须按二进制数的规律编码,可以给M进制计数器任意地编排M个二进制码。在数字集成产品中,通用的计数器是二进制和十进制计数器。按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。74LS161是集成TTL四位二进制加法计数器,其符号和管脚分布分别如下图所示:表8-1为74LS161的功能表:表8-1ABCD0××××××××000010××↑ABCDABCD110××××××保持11×0×××××保持1111↑××××计数从表1可以知道74LS161在为低电平时实现异步复位(清零CR)功能,即复位不需要时钟信

3、号。在复位端高电平条件下,预置端LD为低电平时实现同步预置功能,即需要有效时钟信号才能使输出状态等于并行输入预置数ABCD。在复位和预置端都为无效电平时,两计数使能端输入使能信号,74LS161实现模16加法计数功能,;两计数使能端输入禁止信号,,集成计数器实现状态保持功能,。在时,进位输出端OC=1。专业文档供参考,如有帮助请下载。在数字集成电路中有许多型号的计数器产品,可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。用M进制集成计数器构成任意N进制计数器:1、M>N,需一片M进制计数器一种为反馈清零法,另一

4、种为反馈置数法。(1)反馈清零法反馈清零法是利用反馈电路产生一个给集成计数器的复位信号,使计数器各输出端为零(清零)。反馈电路一般是组合逻辑电路,计数器输出部分或全部作为其输入,在计数器一定的输出状态下即时产生复位信号,使计数电路同步或异步地复位。反馈清零法的逻辑框图见图1。图1反馈清零法框图(2)反馈置数法反馈置数法将反馈逻辑电路产生的信号送到计数电路的置位端,在滿足条件时,计数电路输出状态为给定的二进制码。反馈置数法的逻辑框图如图2所示。图2反馈置数法框图1、M

5、制计数器(异步级联):如图3所示专业文档供参考,如有帮助请下载。(1100)B=(12)D(0101)B=(5)D&M1=12M2=5&Q0Q1Q2Q3Q0′Q1′Q2Q′3′PPTCOCOTCPCP74161CP74161LDCR1LDCR1图3实验设备及元器件:1、数电实验箱、数字万用表。2、74LS161四位二进制同步计数器1片74LS00二输入端四与非门1片74LS20四输入端二与非门1片74LS47(或CD4511)显示译码器1片实验步骤:1、测试74LS161的逻辑功能。2、用74LS161四位二进制同步加法计

6、数器组成一个同步十二进制计数器,cp端送入单次脉冲,输出Q依次与发光二极管相连,送入脉冲的同时观察二极管的亮灭并记录分析其计数状态(利用反馈清零法设计)。分析提示:74LS161从Q3Q2Q1Q0=0000开始计数,经M-1个时钟脉冲(M为模,本例为12)状态对应二进制数最大,下一个CP后计数器应复位,开始新一轮模M计数。因为是异步清零,所以复位信号不应在M-1个CP时产生,而应在M个CP时产生。所以复位信号在Q3Q2Q1Q0=1100时,使计数器复位Q3Q2Q1Q0=0000。状态从1100→0000是异步变化的,不受时

7、钟CP控制,所示状态1100持续的时间很短暂,仅几级门的传输延迟而已。由状态1100产生低电平复位信号可用与非门实现。1)画出电路连接图。2)画出状态转移图。3)按照电路图连线,通过发光二极管观察所设计电路的计数状态是否为十二进制。3、用74LS161组成十进制计数器,cp端送入100KHz的脉冲,用示波器双踪观察并记录计数的时序波形图(利用反馈置数法设计)。分析提示:反馈置数法是通过反馈产生置数信号LD,將预置数ABCD预置到输出端。74LS161是同步置数的,需CP和LD都有效才能置数,因此LD应先于CP出现。所以M-

8、1个CP后就应产生有效LD信号。若用四位二进制数前10个数作为计数状态,预置数QAQBQCQD=0000,应在QAQBQCQD=1001时预置端变为低电平。1)画出用74LS161所设计的十进制计数器的电路连接图。2)画出状态转移图。3)按照电路图连线。4、用74LS161设计一个60进制计数器,并以十

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。