CMOS数字电路基本单元.ppt

《CMOS数字电路基本单元.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、CMOS数字电路基本单元1CMOS数字电路基本单元CMOS反相器电路CMOS门电路CMOS传输门CMOS版图设计CMOS反相器版图设计流程其它2基本电路结构：CMOS3CMOS反相器PMOS管负载管NMOS管驱动管开启电压

2、VTP

3、=VTN，且小于VDD。1．CMOS反相器的工作原理4VIL=0V截止导通VOH≈VDD当uI=VIL=0V时，VTN截止，VTP导通，uO=VOH≈VDD5UIH=VDD截止UOL≈0V当uI=VIH=VDD，VTN导通，VTP截止，uO=VOL≈0V导通6反相器的逻辑功能和工作特点实现反相器功能（非逻辑）。VTP和VTN总是

4、一管导通而另一管截止，流过VTP和VTN的静态电流极小（纳安数量级），因而CMOS反相器的静态功耗极小。这是CMOS电路最突出的优点之一。7CMOS反相器的电压传输特性和电流传输特性AB段：截止区iD为0BC段：转折区阈值电压UTH≈VDD/2转折区中点：电流最大CMOS反相器在使用时应尽量避免长期工作在BC段。CD段：导通区8CMOS电路的优点（1）微功耗。CMOS电路静态电流很小，约为纳安数量级。（2）抗干扰能力很强。输入噪声容限可达到VDD/2。（3）电源电压范围宽。多数CMOS电路可在3～18V的电源电压范围内正常工作。（4）输入阻抗高。（5）负载

5、能力强。CMOS电路可以带50个同类门以上。（6）逻辑摆幅大。（低电平0V，高电平VDD）9负载管串联（串联开关）驱动管并联（并联开关）CMOS或非门A、B有高电平，则驱动管导通、负载管截止，输出为低电平。10截止导通2．CMOS门电路10该电路具有或非逻辑功能即Y=A+B当输入全为低电平，两个驱动管均截止，两个负载管均导通，输出为高电平。00截止导通111CMOS与非门该电路具有与非逻辑功能，即Y=ABCMOS与非门负载管并联（并联开关）驱动管串联（串联开关）12C和C是一对互补的控制信号。由于VTP和VTN在结构上对称，所以图中的输入和输出端可以互换，

6、又称双向开关。CMOS传输门（a）电路（b）逻辑符号13若C=1（接VDD)、C=0（接地），当0＜uI＜(VDD－

7、VT

8、)时，VTN导通；当

9、VT

10、＜uI＜VDD时，VTP导通；uI在0~VDD之间变化时，VTP和VTN至少有一管导通，使传输门TG导通。CMOS传输门工作原理若C=0（接地)、C=1（接VDD），uI在0~VDD之间变化时，VTP和VTN均截止，即传输门TG截止。14CMOS模拟开关（传输门的应用）①CMOS模拟开关：实现单刀双掷开关的功能。C=0时，TG1导通、TG2截止，uO=uI1；C=1时，TG1截止、TG2导通，uO=uI2。

11、15(a)电路(b)逻辑符号当EN=0时，TG导通，F=A；当EN=1时，TG截止，F为高阻输出。CMOS三态门（传输门的应用）161）、布局要合理（1）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。（2）特殊要求的单元是否安排合理，如p阱与p管漏源p+区离远一些，使pnp，抑制Latch-up，尤其是输出级更应注意。（3）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。（4）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。CMOSIC版图设计技巧172）、单元配置恰当（1）芯片面积降低10%，管芯成品率/

12、圆片可提高1520%。（2）多用并联形式，如或非门，少用串联形式，如与非门。（3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规整。18布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。扩散条/多晶硅互连多为垂直方向，金属连线为水平方向，电源地线采用金属线，与其他金属线平行。长连线选用金属。多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容。注意VDD、VSS布线，连线要有适当的宽度。容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。3）、布线合理19（1）为抑制Latchup，要特别注意

13、合理布置电源接触孔和VDD引线，减小横向电流密度和横向电阻RS、RW。采用接衬底的环行VDD布线。增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加并行电流通路。尽量使VDD、VSS接触孔的长边相互平行。接VDD的孔尽可能离阱近一些。接VSS的孔尽可能安排在阱的所有边上（P阱）。4）、CMOS电路版图设计对布线和接触孔的特殊要求20（2）尽量不要使多晶硅位于p+区域上多晶硅大多用n+掺杂，以获得较低的电阻率。若多晶硅位于p+区域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂—

14、—导致杂质补偿，使多晶硅。（3）金属间距应留得较大一些（3或