康华光第(第六版)-5章锁存器和触发器ppt课件.ppt

《康华光第(第六版)-5章锁存器和触发器ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、5锁存器和触发器5.1双稳态电路5.2SR锁存器5.4触发器的电路结构和工作原理5.5触发器的逻辑功能5.3D锁存器5.6用VerilogHDL描述锁存器和触发器教学基本要求1、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能3、正确理解锁存器、触发器的动态特性1、时序逻辑电路与锁存器、触发器：时序逻辑电路:概述锁存器和触发器是构成时序逻辑电路的基本逻辑单元。结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。2、锁存器与触发

2、器共同点：具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。不同点：锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。CPCP5.1双稳态电路5.1.1双稳态的概念5.1.2最基本的双稳态电路5.1双稳态电路5.1.1双稳态的概念反馈5.1.2最基本的双稳态电路Q端的状态定义为电路输出状态。电路有两个互补的输出端1.电路结构2、数字逻辑分析——电路具有记忆1位二进制数据的功能。如Q=1如Q=010011011005.2.1基本SR锁存器5.2

3、SR锁存器5.2.2门控SR锁存器5.2.1基本SR锁存器5.2SR锁存器1.工作原理现态：R、S信号作用前Q端的状态，现态用Qn表示。次态：R、S信号作用后Q端的状态，次态用Qn+1表示。1.工作原理R=0、S=0状态不变00若现态Qn=1101若现态Qn=001000无论现态Qn为0或1，锁存器的次态为1态。信号消失后新的状态将被记忆下来。01若现态Qn=1101若现态Qn=0010010R=0、S=1置1无论现态Qn为0或1，锁存器的次态为0态。信号消失后新的状态将被记忆下来。10若现态Qn=1110若现态Qn=0100101R=1、S=0置01100S=1、R=1无论现态Qn为0

4、或1，触发器的次态、都为0。状态不确定约束条件:SR=0当S、R同时回到0时，由于两个与非门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。触发器的输出既不是0态，也不是1态工作波形2.基本SR锁存器的动态特性tpLH和tpHL分别为输出由高到低和由低到高时，相对于输入的延迟时间。脉冲宽度tW：如果输入脉冲宽度

5、2.2门控SR锁存器1.电路结构国标逻辑符号简单SR锁存器使能信号控制门电路2、工作原理S=0，R=0：Qn+1=QnS=1，R=0：Qn+1=1S=0，R=1：Qn+1=0S=1，R=1：Qn+1=ФE=1：E=0：状态发生变化。状态不变Q3=SQ4=R的波形。例：逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示，锁存器的原始状态为Q=0，试画出Q3、Q4、Q和Q5.3.1D锁存器的电路结构5.3D锁存器5.3.2典型的D锁存器集成电路5.3.3D锁存器的动态特性5.3.1D锁存器的电路结构1.传输门控D锁存器逻辑符号(1)逻辑电路图Q=DE=1D锁存器的功能表置10111置01

6、001保持不变不变×0功能QDEQ(2)工作原理及逻辑功能Q不变E=0,逻辑符号(3)工作波形逻辑符号2.逻辑门控D锁存器逻辑电路图D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ逻辑符号74HC/HCT373八D锁存器5.3.2典型的D锁存器集成电路74HC/HCT373的功能表L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。5.3.3D锁存器的动态特性定时图:表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。有建立时间tSU、保持时间tU、脉冲宽度tW等。5.4触发器的电路结构和工作原理5.4.1主从D触发器的电路结构和工作原理5.

7、4.2典型主从D触发器集成电路5.4.4其他电路结构的触发器5.4.3主从D触发器的动态特性5.4触发器的电路结构和工作原理1.锁存器与触发器锁存器在E的高(低)电平期间对信号敏感触发器在CP的上升沿(下降沿)对信号敏感对时钟脉冲边沿敏感的状态发生更新称为触发，具有触发工作特性的存储单元称为触发器。5.4触发器的电路结构和工作原理主锁存器与从锁存器结构相同1.电路结构5.4.1主从D触发器的电路结构和工作原理TG1和TG4的工作状态