计算机组成原理(李小勇)zcyl03.13.3讲课教案.ppt

《计算机组成原理(李小勇)zcyl03.13.3讲课教案.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机组成原理(李小勇)zcyl03.13.33.1.2、存储器分级结构1、目前存储器的特点是：速度快的存储器价格贵，容量小；价格低的存储器速度慢，容量大。在计算机存储器体系结构设计时，我们希望存储器系统的性能高、价格低，那么在存储器系统设计时，应当在存储器容量，速度和价格方面的因素作折中考虑，建立了分层次的存储器体系结构如下图所示。2021/7/273.1.2存储器分级结构2、分级结构高速缓冲存储器简称cache，它是计算机系统中的一个高速小容量半导体存储器。主存储器简称主存，是计算机系统的主要存储器，用来存放计算机运行期间的大量程序和数

2、据。外存储器简称外存，它是大容量辅助存储器。2021/7/273.1.2存储器分级结构分层存储器系统之间的连接关系2021/7/273.1.3主存储器的技术指标字存储单元：存放一个机器字的存储单元，相应的单元地址叫字地址。字节存储单元：存放一个字节的单元，相应的地址称为字节地址。存储容量：指一个存储器中可以容纳的存储单元总数。存储容量越大，能存储的信息就越多。存取时间又称存储器访问时间：指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间，故称为存储器存取时间。存储周期：指连续启动两次读操作

3、所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为ns。存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位。2021/7/273.2SRAM存储器主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类：静态读写存储器(SRAM)：存取速度快动态读写存储器(DRAM)：存储速度比SRAM慢。2021/7/273.2SRAM存储器3.2.1、基本的静态存储元阵列1、存储位元2、三组信号线地址线数据线控制线2021/7/273.2SRAM存储器3.2.2、基本的SRAM逻辑结构SRAM芯大多采用

4、双译码方式，以便组织更大的存储容量。采用了二级译码：将地址分成x向、y向两部分如图所示。2021/7/273.2SRAM存储器2021/7/273.2SRAM存储器存储体（256×128×8）通常把各个字的同一个字的同一位集成在一个芯片（32K×1）中，32K位排成256×128的矩阵。8个片子就可以构成32KB。地址译码器采用双译码的方式（减少选择线的数目）。A0~A7为行地址译码线A8~A14为列地址译码线2021/7/27图示说明了一个采用双译码结构的存储单元矩阵的译码过程2021/7/273.2SRAM存储器读与写的互锁逻辑控制信号

5、中CS是片选信号，CS有效时（低电平），门G1、G2均被打开。OE为读出使能信号，OE有效时（低电平），门G2开启，当写命令WE=1时（高电平），门G1关闭，存储器进行读操作。写操作时，WE=0，门G1开启，门G2关闭。注意，门G1和G2是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。2021/7/273.2SRAM存储器3.2.3、存储器的读写周期读周期读出时间tAQ读周期时间tRC写周期写周期时间twc写时间tWD存取周期读周期时间tRC=写时间tWD2021/7/272021/7/27例1：图3.5(a)是SRAM的

6、写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图。2021/7/273.3DRAM存储器3.3.1、DRAM存储位元的记忆原理SRAM存储器的存储位元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如下图所示。2021/7/27MOS管又分为两种类型：N型和P型。2021/7/27以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vs

7、s，1端接正电压，称为“漏极”，漏极电压记作VDD。要使1端与3端导通，栅极2上要加高电平。对P型管，栅极、源极、漏极分别为5端、4端、6端。要使4端与6端导通，栅极5要加低电平。在MOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。同时出现的这两个MOS管，任何时候，只要一只导通，另一只则不导通（即“截止”或“关断”），所以称为“互补型MOS管”——CMOS管。2021/7/27非门（反向器）是最简单的门电路，由一对CMOS管组成。其工作原理如下：A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss保持一致，输出

8、低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与VDD一致，输出高电平。2021/7/273.3DRAM存储器1、MOS管做为开关使用，而所存储的信息1或0则是由