HK-IV型EDA实验箱说明书.doc

《HK-IV型EDA实验箱说明书.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第一章HK－IV型EDA实验系统特点介绍该系统由实验机结合可编程技术开发而成。适用于Altera、Lattice、Xilinx等多种芯片教学实验。可使用VHDL、Verilog、AHDL、原理图、状态图等多种方式设计。主系统仅用一根下载电缆，无需增加任何适配板即可对Lattice、Xilinx、Aitera、Vantis、Atmel和Cypress等公司的不同芯核电压的FPGA/CPLD器件进行在系统编程。为了适应将来市场发展要求，可以进行软件升级以适应更多型号的FPGA/CPLD。系统可配置多

2、个公司不同逻辑资源、封装的适配板，且系统主板功能及通用下载电路ASIC的硬件具备可升级性。(1)系统含标准5V、3V、2.5V、1.8V混合工作电压功率输出电路模块，以便可对适配板上不同芯核电压的FPGA/CPLD器件进行实验和开发。(2)系统含标准低压(3.3V、2.5V、1.8V)，下载口可用于对外部不同芯核电压的FPGA和CPLD器件进行编程下载。(3)含典型EDA实验必配的标准VGA彩显接口，可用于显卡或工控设备开发（可提供VHDL应用演示实例）。(4)含典型EDA实验必配的PS/2鼠标

3、、键盘接口(可提供VHDL应用演示实例)。(5)含典型EDA实验必配的RS232串行接口，同可于硬件串行通信电路开发、编码模块开发等(提供VHDL演示实例)。(6)含典型EDA实验必配的单片机总线接口及与CPLD/FPGA至PC机双向通信接口(可提供VHDL演示实例)。此实验为学生提供MCS－51汇编语言、VHDL语言、C语言综合应用设计方面的全面锻炼，为学生在电子设计方面的充分发挥提供了可行的平台。(7)含LED、数码管、扬声器(通过频率控制可奏乐，提供VHDL演示实例)等。(8)含8个按键、

4、16个开关，供硬件加法器、乘法器、序列检测器、编码器、音乐演奏、脉宽调制、A/D高速采样等设计实验用（提供VHDL演示实例）。(9)含1Hz～5OMHz标准时钟信号源，是完成PS/2、VGA、RS232通信、音乐演奏、脉宽调制、A/D高速采样等典型EDA项目必备之高频时钟,也是发挥FPGA/CPLD高速特性的可靠保证。(1)含A/D器件ADCO809及其接口，供FPGA控制的模数转换实验用(提供VHDL演示实例)。(2)含D/A器件DAC0832及其接口，用于数模转换实验(提供VHDL演示实例)

5、。(3)含器件AD574的接口。(4)可进行任何译码显示方式(直通非译码、BCD译码、16进制译码、扫描)的智能译码电路模块。(5)含串行E2PROM93CXX系列器件接口电路，适用开发基于FPGA/CPLD的工业智能仪表。(6)含串行E2PROM24CXX系列器件接口电路，适用开发基于FPGA/CPLD的I²C总线电路结构的工业智能仪表。(7)含TI公司串行D/A器件TLC5620接口，单5V电压供电，适用基于FPGA数字信号处理电路设计。(8)含TI公司串行A/D器件TLC549接口，单5V

6、电压供电，适用基于FPGA/CPLD的汽车电子设备、数字伺服系统设计等。(9)含TI公司串行高速A/D器件ADCO8031接口，单5V电压供电，适用基于FPGA的过程控制和图像传感器信号处理"(10)含Tl公司串行超高速A/D器件TLV1572接口，单5V电压供电，适用于数字信号处理和数字图像处理。(11)含专用工作电源和内置电源以及RS232通信电缆、通用下载电缆、在系统开发用的下载电缆线。(12)含适用于多媒体教学的所有配套相关内容的CAI软件。(13)系统可配置模拟电子线路与信号系统的ED

7、A实验板。该实验板对模拟器件和数字器件都有良好的在系统编程功能，可完成诸如四路加/减法器、信号放大/衰减器、Butterworth、Chebyshev、Elliptical、Gaussian、Bessel、Legendre及双二阶滤波器、电桥平衡测试仪、1.5/2.5/3V参考电压输出、压控振荡器、电压监控器、温度监控器、模/数综合系统设计等设计实验。该实验板可对ispPAClO、ispPAC20、ispPAC80进行各类纯模拟电子线路方面的EDA实验与开发。第二章MAX＋PLUSⅡ的使用2.1

8、MAX＋PLUSⅡ概述MAX＋PLUSⅡ是Altera提供的FPGA/CPLD开发集成环境，Altera是世界最大可编程逻辑器件供应商之一。MAX＋PLUSII的界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在MAX＋PLUSⅡ上可完成FPGA/CPLD设计的整个流程，它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。数据库的建立编译网表提取逻辑综合逻辑分割适配延时网表提取编程文件汇编图形或HDL编辑器编程器设计输入综合或编译适配器件下载仿真图2.1MA