EDA技术课程设计报告-数字秒表设计.doc

《EDA技术课程设计报告-数字秒表设计.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、石家庄经济学院信息工程学院电子信息工程专业EDA技术课程设计报告题目：数字秒表姓名学号班级指导教师2011年1月14日课程设计任务书班级姓名陈魏学号7课程设计题目数字秒表课程设计起止日期2010年12月27日至2011年1月14日实习地点实验楼308课程设计内容与要求设计一个以0.01s为基准计时信号的实用数字式秒表要求：1、及格：计时显示范围0～59min59.99s；2、中：具有清零、启动计时、暂停计时及继续计时功能，操作按键（开关）不超过两个；3、良：有倒计时功能；4、优：具有记录最近10次计时操作结果的功能。指导教师董建彬2010年12月27日课程设计报告一、设

2、计原理与技术方法：包括：电路工作原理分析与原理图、元器件选择与参数计算、电路调试方法与结果说明；软件设计说明书与流程图、软件源程序代码、软件调试方法与运行结果说明。数字秒表计时电路控制电路显示电路时基分频六进制十进制扫描电路七段译码器图1数字秒表原理图时基分频：主要是给计时电路一个精确的脉冲信号计时电路：执行计时功能，计时方法为对标准时钟脉冲计数。计时范围是0秒---59分59.99秒，那么计时采用2个六进制计数器和4个十进制计数器构成，其中毫秒位、十毫秒位、秒位和分位采用十进制计数器，十秒位和十分位采用六进制计数器。控制电路：主要执行清零、启动、暂停和倒计时功能，分别

3、由开关或按钮控制。显示电路：计时显示电路的作用是将计时值在LED七段数码管上显示出来。计时电路值经过BCD七段译码后驱动LED数码管。显示则采用扫描显示，每次只驱动一位数码管，各位数据轮流驱动对应的数码管进行显示。图2数字秒表流程图结束开始显示选通分十分控制开关十秒秒毫秒十毫秒流程图：注：此表可加附页及格：程序下载后计时从0开始到59分59.99s图3数字秒表（及格）整体组装设计原理图CB程序（时基分频）：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycbispor

4、t(clk:instd_logic;clock:outstd_logic);endcb;architectureartofcbissignalcount:integerrange0to70000;signalclk_data:std_logic;beginprocess(clk)----时钟进程beginifclk'eventandclk='1'then----上升沿时给脉冲ifcount=70000then----当脉冲计到70000时返回0count<=0;clk_data<=notclk_data;----此时时钟信号变化elsecount<=count+1;--

5、--当脉冲没到70000时脉冲加1endif;endif;clock<=clk_data;endprocess;endart;COUNT10程序（十进制）：Libraryieee;Useieee.std_logic_1164.all;Useieee.std_logic_unsigned.all;Entitycount10isPort(clk,en:instd_logic;Q:outstd_logic_vector(3downto0);co:outstd_logic);Endcount10;Architecturertlofcount10isSignalcount_4:s

6、td_logic_vector(3downto0);BeginQ(0)<=count_4(0);----中间信号变量Q(1)<=count_4(1);Q(2)<=count_4(2);Q(3)<=count_4(3);Process(clk)Beginif(clk'eventandclk='1')thenIf(en='1')thenIf(count_4>="1001")then----当开始计数，上升沿且计数到9时co<='1';----给下一个计数器一个时钟信号，计数值变为0Count_4<="0000";Elseco<='0';----计数值小于等于9时，只需把计数

7、值加1即可Count_4<=count_4+'1';Endif;Endif;Endif;Endprocess;Endrtl;图4count10（十进制）仿真图COUNT6A程序（六进制）：Libraryieee;Useieee.std_logic_1164.all;Useieee.std_logic_unsigned.all;Entitycount6aisPort(clk,en:instd_logic;Q:outstd_logic_vector(3downto0);co:outstd_logic);Endcount6a;Architect