信号发生器的FPGA实现的毕业答辩ppt.ppt

《信号发生器的FPGA实现的毕业答辩ppt.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、信号发生器的FPGA实现1、信号发生器是在系统检测和调试、自动测量和控制、教学实验和测试中是必不可少的一种基本的电子设备，它广泛的应用于通信工程、自动测控、雷达、电子设备以及现代化仪器仪表等多个领域，2、信号发生器为电子测量工作提供了符合要求的精确的输入电信号和示波器等，几乎涉及电参量测量的都要用到信号发生器。3、信号发生器是一种能够提供各种频率、波形以及输出电平的电信号，经常用来作为测试的信号源或者激励源的设备。信号发生器的研究意义设计思路信号发生器的实现方法有很多种，包括利用数字电路小规模多器件组合、单片机、以及基于FPGA的实现方法。本设计采用的是FPGA芯片实现，与用其他方法相比

2、，FPGA不仅可以输出用户所需要的任意波形，而且还可以通过改变信号发生器和计算机的通信接口来拓展信号端口的地址空间，可以增加数据的位数和提高频率分辨率的精度，以及可以增加信号发生器的输出波形种类等的特性。而且它具有高速的传输速率和可靠性高的现场可编程，同时它具有能够降低成本和系统工作稳定可靠等优点。信号发生器是由信号产生模块、信号控制模块和D/A转换器模块组成，整个系统是以FPGA为核心，加上必要的外围电路来组成。FPGA主要是用来进行初值和时钟分频等，外围电路主要有波形的选择和频率的控制以及数据转换电路，完成波形的显示信息以及控制波形数据的输出等功能。通过不同的选择波形输出后，经过数码

3、转换，将一个数字信号的波形转换为一个模拟信号的波形。本次设计利用的软件是QuartusII9.1来进行编程和时序仿真，以及产生RTL和各模块的结构框图。信号发生器的系统组成时钟复位波形选择频率选择递增斜坡递减斜坡三角波方波正弦波阶梯波自定义系统控制器波形输出波形的D/A转换输入模块设计与计算1、基准时钟：时钟的频率选为100MHz。2、信号复位：设置为低电平有效。3、波形选择：通过按键可以自由选择7种波形。4、频率控制：通过按键可以选择1KHz-10KHZ、步进1KHz的任意频率。频率选择的计算：因为频率范围为1KHz-10KHz、步进为1KHz、每个波形的一个周期有256个数值，每一个

4、数值都是在当基准时钟有一个上升沿时产生，所以通过分频可以控制信号的频率。当输出频率要求1KHz时，它的周期时间T1=1000μs。基准时钟的频率为100MHz，所以它的周期为T2=10ns。因为一个波形由256个数据组成，而每个数据都是在基准时钟有一个上升沿产生，所以当不采用分频时波形的一个周期为T3=2560ns=2.56μs。因此调频系数为K=T1/T3=390.625。所以设置的PK=“110000111”。通过频率调节模块里面的CASE语句，当频率调节按键SELCON1=“0001”时，把“110000111”的值赋给PK，然后输出的波形就是1KHz了。系统软件流程图初始化按键输

5、入，选择所需要的波形和频率由FPGA生成波形数据由QuartusII软件进行仿真输出波形系统顶层原理图引脚锁定图仿真结果与分析谢谢聆听