数电课件-3-逻辑门电路.ppt

数电课件-3-逻辑门电路.ppt

ID:61999221

大小:3.96 MB

页数:58页

时间:2021-04-10

数电课件-3-逻辑门电路.ppt_第1页
数电课件-3-逻辑门电路.ppt_第2页
数电课件-3-逻辑门电路.ppt_第3页
数电课件-3-逻辑门电路.ppt_第4页
数电课件-3-逻辑门电路.ppt_第5页
资源描述:

《数电课件-3-逻辑门电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第三章逻辑门电路3.1MOS逻辑门电路3.2TTL逻辑门电路3.3射极耦合逻辑门电路*3.4砷化镓逻辑门电路*3.5正负逻辑问题3.6逻辑门电路使用中的几个实际问题3.7用VerilogHDL描述逻辑门电路了解半导体器件的开关特性。熟练掌握基本逻辑门(与、或、与非、或非、异或门)、三态门、OD门(OC门)传输门的逻辑功能。学会门电路逻辑功能分析方法。掌握逻辑门的主要参数及在应用中的接口问题。教学基本要求3.1MOS逻辑门电路3.1.1数字集成电路简介逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。逻辑门电路的分类:1.数字集成电路的发展各种系列逻辑电路的发展状

2、况MOS技术的进步2.数字集成电路简介CMOS集成电路:广泛应用于超大规模、甚大规模集成电路。TTL集成电路:广泛应用于中大规模集成电路。3.1.2逻辑门电路的一般特性1.输入和输出的高、低电平2.噪声容限:在保证输出电平不变的条件下,输入电平允许波动的范围。它表示门电路的抗干扰能力。负载门输入高电平时的噪声容限:VNH—当前级门输出高电平的最小值时允许负向噪声电压的最大值。VNH=VOH(min)-VIH(min)负载门输入低电平时的噪声容限:VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值。VNL=VIL(max)-VOL(max)3.传输延迟时

3、间传输延迟时间是表征门电路开关速度的参数,它说明门电路在输入脉冲波形的作用下,其输出波形相对于输入波形延迟了多长的时间。tpd=(tPLH+tPHL)/2平均延迟时间:下降时间上升时间类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.94.功耗功耗是门电路的重要参数之一,有静态和动态之分。静态功耗:指的是当电路没有状态转换时的功耗,即门电路空载时电源总电流ID与电源电压VDD的乘积。对于TTL门电路来说,静态功耗是主要的。CMOS电路的静态功耗非常低,CMOS门电路的动态

4、功耗为:PD=f(CPD+CL)V2DD动态功耗:发生在电路状态转换瞬间或有电容性负载时。5.延时−功耗积是速度功耗综合性的指标。延时−功耗积,用符号DP表示:DP=tpd×PD6.扇入与扇出数⑴扇入数:一个门电路输入端接入同类门电路的最大数目,取决于门电路的输入端的个数。⑵扇出数:一个门电路输出端能带同类门电路的最大数目,它表示带负载的能力。驱动门的所带负载分为灌电流负载和拉电流负载两种情况:①带灌电流负载②带拉电流负载如NOH=NOL则取两者的最小值为门的扇出系数。各类数字集成电路主要性能参数的比较3.1.3MOS开关及其等效电路1.MOS管的开关作用当υI

5、>VT时,工作在可变电阻区,υO=υDS≈0(低电平)。2.MOS管的开关特性结论:MOS管相当于一个由υGS控制的无触点开关,当输入为低时,输出为高(开关断开);当输入为高时,输出为低(开关闭合)。3.1.4CMOS反相器1.电路结构CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。2.工作原理(设VDD>(VTN+

6、VTP

7、),且VTN=

8、VTP

9、)(1)当υi=0V时,TN截止,TP导通。输出υO≈VDD。(2)当υi=VDD时,TN导通,TP截止,输出υO≈0V。逻

10、辑真值表υiυO0110AL13.电压传输特性和电流传输特性电压传输特性:4.工作速度由于CMOS非门电路工作时总有一个管子导通,且导通电阻做得较小,所以当带电容负载时,给电容充电和放电都比较快。在由于电路具有互补对称的性质,它的开通时间与关闭时间是相等的。CMOS非门的平均传输延迟时间约为10ns。3.1.5CMOS逻辑门电路1.CMOS与非门两个并联的P沟道和两个串联的N沟道增强型MOS管组成。(1)当A、B中只要一个为低时,就会使与之相连的NMOS管截止,PMOS管导通,输出为高;(2)当A、B全为高时,两串联的NMOS管导通,两并联的PMOS管截止,输出

11、为低。推广:n个NMOS管串联和n个PMOS并联可构成n输入端的与非门。2.或非门电路两个并联的N沟道和两个串联的P沟道增强型MOS管组成。(1)当A、B中只要一个为高时,就会使与之相连的NMOS管导通,PMOS管截止,输出为低;(2)当A、B全为低时,两并联的NMOS管截止,两并联的PMOS管导通,输出为高。推广:n个并联NMOS管和n个PMOS串联可构成n输入端的或非门。3.CMOS异或门电路由两级组成,前级为或非门,输出为:后级为与或非门,经过逻辑变换,可得4.输入保护电路和缓冲电路采用缓冲电路能统一参数,使不同内部逻辑集成逻辑门电路具有相同的输入和输出特

12、性。基本逻辑功能电路输入

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。