第八章 触发器和时序逻辑电路 (4).ppt

第八章 触发器和时序逻辑电路 (4).ppt

ID:62290469

大小:2.55 MB

页数:64页

时间:2021-04-25

第八章 触发器和时序逻辑电路 (4).ppt_第1页
第八章 触发器和时序逻辑电路 (4).ppt_第2页
第八章 触发器和时序逻辑电路 (4).ppt_第3页
第八章 触发器和时序逻辑电路 (4).ppt_第4页
第八章 触发器和时序逻辑电路 (4).ppt_第5页
资源描述:

《第八章 触发器和时序逻辑电路 (4).ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第八章双稳态触发器和时 序逻辑电路第一节基本双稳态触发器第二节钟控双稳态触发器第三节寄存器第四节计数器第五节集成计数器习题目录第一节基本双稳态触发器时序逻辑电路的概念基本R-S触发器返回时序逻辑电路与输出状态不仅与输入变量有关,而且还与系统先前的状态有关。时序逻辑电路的特点:包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路。输入、输出之间至少有一条反馈路径。触发器是时序逻辑电路的基本单元,是一种具有记忆功能的逻辑电路。能够储存一位二值信号。一、时序逻辑电路返回双稳态触发器的特点:具有两个能自行保持的稳定状态;根据不同的输入信号可以置成“1”状态或“0”状态;在输入信号消失后,如果没有

2、新的信号输入,能够保持原状态,直至下一个新的信号输入为止。返回二、基本R-S触发器RDSDQ01101100Q0110两个输出端反相,规定Q的状态为触发器的状态。即Q=0,Q=1时,称触发器为0态,又称复位;Q=1,Q=0时,称触发器为1态,又称置位。不变*不定RD=0,SD=1触发器复位为0态,称RD为复位端;RD=1,SD=0触发器置位为1态,称SD为置位端。&A&BQSDRDQ100101101QQQQ0011RD、SD同为1,触发器保持原状态;RD、SD同时由0变1后,触发器状态无法确定,此情况应避免。返回基本R-S触发器的约束条件是RD+SD=1逻辑符号QRDSDQ低电平有效

3、基本R-S触发器的优点:结构简单,具有记忆功能。基本R-S触发器的缺点:输出直接受输入控制,具有不定状态。返回第二节钟控双稳态触发器钟控R-S触发器JK触发器D触发器T′-T触发器触发器逻辑功能的转换触发器应用返回一、钟控R-S触发器为使触发器能按要求在某一时间翻转,外加一时钟脉冲CP来控制。&B&AQQSDRD&C&DCPRSRS0001101110不定CP=0,CP=1,0C、D门被封锁;1复位端RD、置位端SD负脉冲有效,不受CP控制。返回001110101010CP=1时,触发器才能翻转。CP控制触发器的翻转时刻,R、S控制触发器的翻转状态。钟控R-S触发器为正脉冲有效。逻辑符

4、号钟控R-S触发器的约束条件是RS=0QRDSDQSRC返回例1、已知钟控R-S触发器(正脉冲有效)的输入信号RD、R、S波形如图,试画出Q的波形。CPQ1234RSRD返回例2、由钟控R-S触发器组成的T′触发器如图所示,可完成计数功能,试分析其逻辑功能。解:R=Q可见,CP脉冲来一个,触发器翻转一次,即T′触发器可记录CP脉冲个数。要求CP脉冲宽度要小于触发器翻转所需时间,否则在一个CP作用期间,触发器可能翻转多次,即“空翻”。QRDSDQSRC钟控R-S触发器的CP对触发器的控制是在一个时间间隔内,而不是控制在某一时刻。返回二、主从型JK触发器QRDSDQJKCJK0001101

5、101逻辑符号逻辑功能:(CP脉冲的下降沿有效)返回例、已知JK触发器(下降沿触发)的输入信号J、K波形如图,试画出Q的波形(Q初始状态为0)。CPQ1234JK01JK00011011返回例:设各触发器的初态为零,画出在CP作用的输出Q的波形。(请注意边沿的触发方式)JCPKQQ1JCPKQQ2Q1CPCPQ2返回二、主从型JK触发器QQRDSDCPC主触发器JKSSRRC从触发器主从型JK触发器由主触发器和从触发器组成,主触发器和从触发器时钟信号反相.当CP上升沿到来时,主触发器发生翻转,当CP下降沿到来时,从触发器翻转,从而保证在一个CP周期中,触发器的输出只改变一次。显然,输出

6、状态在CP下降沿到达时改变。因此,这种触发器为下降沿触发。返回JKQn+10001101101QnQnQQRDSDC主触发器JKSSRRC从触发器0100110101QnQnQn复位端RD、置位端SD负脉冲有效,不受CP控制。返回主从型JK触发器将触发器的翻转控制在CP下降沿这一时刻。主从型JK触发器无不定状态,组成计数电路,可克服空翻。主从型JK触发器存在一次翻转的问题。即主触发器在CP=1期间只能翻转一次,要求J、K状态在CP=1期间不能变化。逻辑符号负脉冲有效下降沿触发QRDSDQJKC返回例4、已知各触发器的初态均为0,A、CP波形如图,试画出Q波形。CPJQKACPAQ返回三

7、、D触发器逻辑符号DCSDRDQQ逻辑功能:(CP脉冲的上升沿有效)D0101Q例5:画出D触发器的输出波形(=0)。CPD123返回三、D触发器&1&4&3&2CPDQQDDDSDRD置1阻塞线置0阻塞线置0维持线置1维持线&6&5DQn+10101D触发器仅在CP前沿到达时翻转,是边沿触发器。返回DCPSDRDQQ逻辑符号D触发器无不定状态;克服空翻、一次翻转现象。Q例5:画出D触发器的输出波形(Qn=0)。CPD123D触发器的输出状态仅

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。