多功能数字钟设计Verilog语言编写.doc

《多功能数字钟设计Verilog语言编写.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、-.多功能数字钟设计院系：电光学院班级：***学号：***：***指导老师：***时间：2010.4.20..-可修编-.-.摘要：利用QuartusII软件设计一个数字钟，利用模块化的程序设计思想，核心模块均采用Verilog语言编写（译码显示模块采用原理图设计），软件仿真调试编译成功后，再下载到SmartSOPC实验系统中。经过硬件测试，查找软件设计缺陷，并进一步完善软件，最终设计得到较为满意的多功能数字钟。关键词：QuartusII;多功能数字钟;模块化;Verilog;可编程;Abstrac

2、t:UsingtheQuartusIIsoftwaredesignadigitalbellwiththeblockingmethod.ThedesigntakestheorydrawinginsteadofVeriloglanguage.Afteremluatinganddebugingsuccessfully,translateandeditthecode.Then,downloadtheresulttotheprogrammableSmartSOPCsystemandtestitinhardwa

3、re.Realizingthesoulofdesigninghardwarebysoftware.Keywords:QuartusII;digitalbell;blockingmethod;VHDL;programmable;hardware目录设计容简介………………………………………………………………………3设计要求说明………………………………………………………………………3方案论证（整体电路设计原理）………………………………………3各子模块设计理…………………………………………………………………

4、…5分频模块：………………………………………………………………………………5计数模块：………………………………………………………………………………7--校准模块程序实现：………………………………………………………………8--秒计数模块程序实现：……………………………………………………………9--分计数模块程序实现：……………………………………………………………10--时计数模块程序实现：……………………………………………………………10整点报时模块：…………………………………………………………………

5、………12闹钟设定模块：…………………………………………………………………………13--闹钟调节模块程序实现：…………………………………………………………14--输出信号选择模块程序实现：……………………………………………………14.-可修编-.-.彩铃模块：………………………………………………………………………………15译码显示模块：…………………………………………………………………………18万年历模块：……………………………………………………………………………19--日计数模块程序设计：…………

6、…………………………………………………20--月计数模块程序设计：……………………………………………………………23--年计数模块程序设计：……………………………………………………………23--万年历波形仿真结果：……………………………………………………………25结论：…………………………………………………………………………26实验感想：………………………………………………………………………26附图：…………………………………………………………………………………27设计容简介设计一个数字计时器，可以

7、完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、快速较秒等功能。在设计的电路具有上述基本功能的前提下，我又进行了功能扩展：整点报时、闹钟设置、彩铃和万年历功能。（由于时间限制，万年历功能未经硬件测试，仅通过软件层面简单调试仿真）设计要求说明设计基本要求：1、能进行正常的时、分、秒计时功能；2、分别由六个数码管显示时分秒的计时；3、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；4、K2是系统的清零开关（K2=0正常工作，K2=

8、1时钟的分、秒全清零）；5、K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；6、K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）；设计提高部分要求.-可修编-.-.1、使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”,59’55”,59’57”时报时频率为512Hz，59’59”时报时频率为1KHz）；2、闹表设定功能；方案论证（整体电路的工作原理）本实验在实现实验基本功能的基础上，加入了整点报时、闹钟设置、彩