数字电路与逻辑设计期末模拟题与答案

《数字电路与逻辑设计期末模拟题与答案》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电路与逻辑设计期末模拟题一、选择题1、（36.7）10的8421BCD码为。（）A、（0110110.101）8421BCDB、（0011110.1110）8421BCDC、（00110110.0111）8421BCDD、（110110.111）8421BCD2、与（6B.2）16相对应的二进制数为（）A、（1101011.001）2B、（01101010.01）2C（11101011.01）2D、（01100111.01）23、在BCD码中，属于有权码的编码是（）A、余3码B、循环码C、格雷码D、8421码4、

2、如图1-1所示门电路，按正逻辑体制，电路实现的逻辑式F=（）A、B、C、A+B+CD、5、如果1-2所示的波形图，其表示的逻辑关系是（）A、F=A·BB、F=A+BC、F=D、F=6、下列器件中，属于组合电路的有（）A、计数器和全加器B、寄存器和比较器C、全加器和比较器D、计数器和寄存器7、异或门F=AB两输入端A、B中，A=0，则输出端F为（）A、ABB、BC、D、08、已知4个组合电路的输出F1～F4的函数式非别为：F1=AB+C，F2=AB+CD+BC，F3=+B，F4=（A+）·（+），则不会产生竞争冒险的电

3、路是()A、电路1B、电路2C、电路3D、电路49、边沿触发JK触发器的特征方程是（）A、θ=+kB、θ=+C、θ=J+D、θ=J+K10、用n个出发器件构成计数器，可得到的最大计数长度为（）A、nB、2nC、n2D、211、（011001010010.00010110）8421BCD所对应的十进制数为（）A、（652.16）10B、（1618.13）10C、（652.13）10D、（1618.06）1012、八进制数（321）8对应的二进制数为（）A、（011010001）2B、（110011）2C、（101101

4、11）2D、（1101011）213、与（19）10相对应的余3BCD码是（）A、（00101100）余3BCDB、（01001100）余3BCDC、（00110101）余3BCDD、（01011010）余3BCD14、如图1-3所示门电路，按正逻辑体制，电路实现的逻辑关系F=（）A、B、C、A+B+CD、图1-315、如图1-4所示的波形图表示的逻辑关系是（）A、F=B、F=A+BC、F=D、F=16、已知逻辑函数的卡诺图如图1-5所示能实现这一函数功能的电路是（）17、组合逻辑电路的特点是（）A、含有存储元件B、

5、输出、输入间有反馈通路C、电路输出与以前状态有关D、全部由门电路构成18、函数F=，当变量取值为（），不会出现冒险现象。A、B=C=1B、B=C=0C、A=1，C=0D、A=B=019、由与非门组成的基本RS触发器的特性方程是（）A、B、C、D、20、4个触发器构成8421BCD码计数器，共有（）个无效状态。A、6B、8C、10D、不定二、填空题1、（67）10所对应的二进制数为和十六进制数为。2、逻辑函数F=AB+的对偶函数Fˊ=3、在数字逻辑电路中，三极管主要工作在两种稳定状态。4、如图2-1所示电路能实现的逻辑

6、关系是F=。5、CMOS传输门组成的电路如图2-2所示，当C=0时，U0=，当C=1时，U0=。6、四选一数据选择器，AB为地址信号，I0=I3=1，I1=C，I2=，当AB=00时，输出F=；当AB=10时，输出F=。7、3线―8线译码器如图2-3所示，他所实现函数F=。8、时序逻辑电路一般由和两分组成。9、半导体存储器，根据用户对存储器进行操作分为和两大类。10、十进制数（56）10转换为二进制数为和十六进制数为11、逻辑函数F=A·（B+C）·1的反函数=12、由于二极管具有特性，因此可作为开关元件使用。13、

7、由oc门构成的电路如图2-4所示，F的表达式为14、如图2-5所示电路中，F的表达式为15、八选一数据选择器电路如图2-6所示，他所实现函数F=16、3线-8线译码器电路如图2-7所示，它所实现函数F1=；F2=。17、JK触发器，要使，则输入J=K=；或J=，K=18、型时序电路的输出不仅与电路内部的状态有关，且与外输入有关。型时序电路的输出仅与电路内部的状态有关。19、RAM由若干基本存储电路组成，每个基本存储电路可存放。三、分析化简题1、化简函数（1）Y1=（·C+）·（AD+BC）（代数法化简）（2）Y2=A

8、B++BCD+C（卡诺图化简）（3）Y3（A、B、C、D）=+（为函数Y的最小项和，为任意项和）（卡诺图化简）2、电路如图3-1所示，分析电路逻辑功能。3、分析图3-2所示电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图和时序图。4、图3-3所示电路由555定时器构成，它是什么电路？已知定时电阻R=11KΩ，要求输出