数字时钟电子技术课程设计

数字时钟电子技术课程设计

ID:10512959

大小:1.15 MB

页数:14页

时间:2018-07-07

数字时钟电子技术课程设计_第1页
数字时钟电子技术课程设计_第2页
数字时钟电子技术课程设计_第3页
数字时钟电子技术课程设计_第4页
数字时钟电子技术课程设计_第5页
资源描述:

《数字时钟电子技术课程设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、20116804罗登课程名称:电子技术课程设计设计题目:数字时钟院系:专业:年级:学号:姓名:指导教师:20116804罗登西南交通大学峨眉校区2013年8月27日课程设计任务书专业电力机车姓名罗登学号20116804开题日期:2013年7月1日完成日期:2013年8月27日题目数字时钟一、设计的目的主要目的是培养我们学生思行合一的思维模式。把在平时的课程教学上学习了许多理论知识应用于实践,以实践检验我们所学的知识是否正确,从而让我们对“科学生产力”有深刻理解,明确我们的学习目的,增强学习动力。同样重要的是,通过这一过程能让我们树立严谨的科学的作风,增强分析复杂问题的能力,提升

2、信息的收集、筛选与整理能力。一言以蔽之,通过这个综合设计,能让我们各方面专业素质得到提升。二、设计的内容及要求设计一个具备准确计时功能的计时装置,其应具备以下功能:1.能够准确计时;2.能够对小时和分钟进行人为调整;3.对小时和分钟的调整相互独立,互不干扰;此外还要能够Multisim10软件进行仿真。三、指导教师评语四、成绩20116804罗登指导教师(签章)年月日20116804罗登目录数字时钟4一、设计任务与要求4Ø设计任务4Ø设计要求4二、方案设计与论证4Ø方案设计4Ø方案论证5三、单元电路设计与参数计算5Ø24进制计数器的设计6Ø60进制计数器的设计7Ø时分秒计时电路

3、设计9Ø显示电路设计9Ø校时电路设计10四、总原理图及元器件清单11Ø总原理图11Ø元器件清单11五、性能测试与分析12六、结论与心得13七、参考文献1420116804罗登数字时钟一、设计任务与要求Ø设计任务利用所学的电子技术基础知识,尤其是所学的各中规模集成电路设计一个能够数字时钟。Ø设计要求1.能够准确计时;2.能够显示24小时制的时、分、秒;3.能够进行人工校时;4.用Multisim10软件进行仿真。二、方案设计与论证Ø方案设计图1数字时钟总体结构框图由于“分”和“秒”是60进制的,所以需要一个60进制的计数器,“时”是24进制的,故还需要一个24进制的计数器。用60

4、进制计数器作“秒”和“分”的计时器,24进制计数器作“时”的的计时器。解决显示问题就需要译码器和显示器。至于校时问题,用两个开关来控制“时”、“分”计时电路的计时脉冲就可以轻松解决。电路的总体结构框图如图1所示。20116804罗登Ø方案论证鉴于整体考虑,24进制计数器和60进制计数器都用两片四进制同步计数器74LS160来构建,这样做的好处是,计数器输出的高低(前四位和后四位)都是8421码,这样就可以用带有8421码译码电路的数码显示模块,一步就解决了两个问题。至于校时问题,设计时已经说到,可以用两个开关来控制“时”、“分”计时电路的计时脉冲就可以解决。计数脉冲可以用晶振,

5、在Multisim10仿真中可以用时钟信号来等效。一、单元电路设计与参数计算首先介绍要用到的主要集成电路的逻辑功能。图274LS1601、十进制同步计数器74LS160管脚号功能A/B/C/D预置数输入端QA/QB/QC/QD计数结果输入端RCO进位输出端LOAD置数控制端(低电平有效)CLR复位控制端(低电平有效)ENP/ENT使能端CLK计数脉冲输入端其具有异步复位和同步置数功能。如图2所示。2、与非门电路74LS00实现逻辑与非运算。如图4所示。3、非门电路74LS04实现逻辑反相运算。如图5所示。4、带8421码译码器的数码显示电路DCD_HEX图3DCD_HEX图47

6、4LS00图574LS04具有8421码译码功能和显示功能。如图3所示。20116804罗登Ø24进制计数器的设计图624进制计数器电路原理图首先将两片十进制同步计数器74LS160级联,即将低位的进位信号RCO连接到高位的计数脉冲输入端CLK,这样得到10*10的100进制计数器,再截取前24个状态就得到24进制计数器。采用异步复位法来截取,于是截取信号就应该是:QD2/QC2/QB2/QA2/QD1/QC1/QB1/QA1=00100100,于是将高位的QB与低位的QC用74LS00进行与非运算就得到复位信号,将复位信号输入到两IC的CLR端,同时将复位信号用74LS04反

7、相即可得到24进制计数器的进位信号。最后对芯片使能,即将两集成电路的ENT/ENP接高电平(+5V)。同时,由于没有使用预置数功能,所以要将这一功能屏蔽,只需要将置数控制端LOAD也接高电平即可。其电路原理图如图6所示。图724进制计数器子电路模型为了使电路形式简洁,将这一电路以子电路形式代替如下图7所示:20116804罗登Ø60进制计数器的设计首先将两片十进制同步计数器74LS160级联,即将低位的进位信号RCO连接到高位的计数脉冲输入端CLK,这样得到10*10的100进制计数器,再截

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。