步进电机控制系统与设计开题报告

《步进电机控制系统与设计开题报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、中北大学信息商务学院毕业设计开题报告学生姓名：李艳平学号：07050443X08学院、系：信息商务学院、信息与通信工程系专业：电气工程及其自动化设计题目：步进电机控制系统设计与实现指导教师:张辉2011年3月21日毕业设计开题报告1．结合毕业设计情况，根据所查阅的文献资料，撰写2000字左右的文献综述：文献综述1本课题研究背景步进电机（Steppingmotor）是一种将电脉冲信号转化为机械角位移或者线位移的机电元件,当步进驱动器接收到一个脉冲信号，它就驱动步进电机按设定的方向转动一个固定的角度（称为“步距角”

2、），它的旋转是以固定的角度一步一步运行的。可以通过控制脉冲个数来控制角位移量，从而达到准确定位的目的；同时可以通过控制脉冲频率来控制电机转动的速度和加速度，从而达到调速的目的。它能够在不涉及伺服系统复杂反馈环路的情况下实现良好的定位精度,并且具有性价比高、易于控制以及无积累误差等优点，在民用、工业用的经济型数控开环定位系统中获得了广泛的应用,具有较高的实用价值。步进电机是由输入的脉冲信号来加以控制的。模拟电路虽然可以用来产生连续可调的脉冲信号,但却难以控制，而用数字集成电路来对步进电机进行控制，则能克服以上缺点

3、。现在，数字集成电路的设计越来越多地采用VHDL+FPGA的设计方法。采用HDL的设计方法有着不依赖器件、移植容易、能加快设计的特点。并且，VHDL在现场就能进行修改，与FPGA器件相结合，能大大提高设计的灵活性与效率，缩短产品的开发周期，加快产品的上市时间。VHDL+FPGA的设计方法是数字系统设计的一个创新，也是未来的一种发展方向。2本课题相关技术及国内外发展现状2.1步进电机简介现在比较常用的步进电机包括反应式步进电机（VR）、永磁式步进电机（PM）、混合式步进电机（HB）和单相式步进电机等。永磁式步进电

4、机一般为两相，转矩和体积较小，步进角一般为7.5度或15度。反应式步进电机一般为三相，可实现大转矩输出，步进角一般为1.5度，但噪声和振动都很大。反应式步进电机的转子磁路由软磁材料制成，定子上有多相励磁绕组，利用磁导的变化产生转矩。合成的磁场矢量的幅值决定了电机旋转力矩的大小，相邻两个合成磁场矢量的夹角大小决定了该步距角的大小。对于三相步进电机而言，向A、B、C绕组分别通以相位相差2/3π，而幅值相同的正弦波电流(图1)，则合成的电流矢量在空间做幅值恒定的旋转运动，其对应的合成磁场矢量也作相应的旋转从而形成旋转

5、力矩（图2）。A、B、C三相瞬时电流值如式（1）、（2）、（3）所示。（１）（２）（３）图1　步进电机正弦细分三相绕组电流波形图图２　旋转力矩图2.2FPGA简介FPGA是专用集成电路（ASIC）中集成度最高的一种，用户可对FPGA内部的逻辑模块和I/O模块重新配置，以实现用户的逻辑，因而也被用于对CPU的模拟。用户对FPGA的编程数据放在Flash芯片中，通过上电加载到FPGA中，对其进行初始化。同样也可在线对其编程，实现系统在线重构，这一特性可以构建一个根据计算任务不同而实时定制的CPU，这是当今研究的热门

6、领域。FPGA采用了逻辑单元阵列LCA这样一个新概念，内部包括可配置逻辑模块CLB、输出输入模块IOB和内部连线三个部分。FPGA的基本特点主要有：1)采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。2)FPGA可做其它全定制或半定制ASIC电路的中试样片。3)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。4)FPGA内部有丰富的触发器和I/O引脚。5)FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统

7、集成度、可靠性的最佳选择之一。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，

8、可以产生不同的电路功能。因此，FPGA的使用非常灵活。2.3VerilogHDL简介VerilogHDL是硬件描述语言的一种，用于数字电子系统设计。它允许设计者用其来进行各种级别的逻辑设计，以及数字逻辑系统的仿真验证、时序分析和逻辑综合。VerilogHDL时目前应用最为广泛的一种硬件描述语言。VerilogHDL设计综合过程可划分为下述6个步骤:(1)设计要求的定义;(2)用Veri