数字电子钟电路的设计

数字电子钟电路的设计

ID:11204960

大小:1.78 MB

页数:9页

时间:2018-07-10

数字电子钟电路的设计_第1页
数字电子钟电路的设计_第2页
数字电子钟电路的设计_第3页
数字电子钟电路的设计_第4页
数字电子钟电路的设计_第5页
资源描述:

《数字电子钟电路的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、http://wenku.baidu.com/view/d531613331126edb6f1a103f.html数字电子钟逻辑电路设计摘要本次数字时钟电路设计使用了三片74LS161二进制计数器,三片74LS160十进制计数器和一片74LSOO二输入四与非门采用异步连接设计构成数字电子钟。分、秒均使用60进制循环计数,时使用24进制循环计数。关键词电子时钟;清零;循环计时1设计任务及主要技术指标和要求1.1设计任务:用中小规模集成电路设计一台能显示时,分,秒的数字电子钟。1.2主要技术指标和要求:1.2.1由555定时器产生1Hz的标准秒信号。1.

2、2.2秒、分为00~59进制计数器1.2.3时为00~23二十四进制计数器。2引言数字电子钟是一种用数字显示秒、分、时的计时装置,与传统的机械钟相比,具有走时准确、显示直观、无机械传动装置等优点,因而得到广泛的应用。如,日常生活中的电子手表,车站、码头、机场等公共场所的大型数显电子钟。3工作原理8数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160,根据时分秒各个部分的的不同功能,设计成不同进制。秒的个位,需要10进制计数器,十位需6进制计数器(计数到59时清零并进位)。秒部分设计与分钟的设计完全相同;时部分的设计为当时钟计数

3、到24时,使计数器的小时部分清零,从而实现整体循环计时的功能。3.14位同步计数器74LS161引脚结构图,如图1(74SL160的引脚结构与74SL161完全相同):3.2二输入四与非门74LS00引脚结构图,如图2:3.374LS161功能如表1所示:3.4非门真值表如表2所示:输入输出PTCPCD1D2D3Q0Q1Q2Q3L××××××××LLLLHL××↑D0D1D2D3D0D1D2D3HHHH↑××××计数HHL××××××保持HH×L×××××保持表174LS161功能表ABY0010111018110表2与非门真值表4电路组成部分4.1

4、计数部分:利用74LS161芯片,74LS160芯片和74LS00芯片组成的计数器,它们采用异步连接,利用外接标准1Hz脉冲信号进行计数。4.2显示部分:将三片74LS161芯片和三片74LS60的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上,根据脉冲的个数显示时间。5设计步骤及方法所有74LS161芯片和74LS160的16脚接5V电源(置为1),3脚、4脚、5脚、6脚和8脚接地(置为0)。74LS00芯片的14脚接5V电源(置为1),7脚接地。5.1秒设计秒部分具体设计如图3示:8图3秒部分设计图秒的个位部分为逢十进一,十位部分为逢六进一,从

5、而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计:利用十进制计数器74LS160和与非门74LS00在面包板上设计10进制计数器显示秒的个位。计数器的1脚接高电平,7脚及10脚接1。因为7脚和10脚同时为1时计数器处于计数工作状态.秒的个位和十位的2脚相接从而实现同步工作,15脚(串行进位输出端)接十位的7脚和10脚。个位计数器由Q3Q2Q1Q0(0000)2增加到(1001)2时产生进位,并十位部计数器的2脚脉冲输入端CP,从而实现10进制计数和进位功能。利用74LS161和74LS00在面包板上设计6进制计数器显示秒

6、的十位:7脚和10脚接各位计数器的15脚(串行进位输出端),当个位计数器由Q3Q2Q1Q0(0000)2增加到(1001)28时产生进位,并十位部分开始计数,通过74LS00对Q2Q1与非接入74LS161的1脚清零端和分个位计数器的2脚脉冲输入端CP,从而实现6进制计数器和进位功能。5.2分钟的设计分钟部分具体设计如图4示:图4分部分设计图分钟个位部分逢十进一,十位部分逢六进一,从而共同完成60进制计数器。当计数到59时重新开始计数。利用74LS160和74LS00设计10进制计数器显示分的个位:1脚,7脚和10接高电平,15脚(串行进位输出端)接

7、十位计数器的7脚和10脚。当个位计数器由Q3Q2Q1Q0(0000)2增加到(1001)28时产生进位,十位计数器和各位计数器的2脚相接从而实现同步工作。并将计数器的2脚脉冲输入端,从而实现10进制计数器和进位功能。利用74LS161和74LS00在面包板上设计6进制计数器显示分的十位:当由Q3Q2Q1Q0(0000)2增加到(0101)2时,通过74LS00对Q2Q1与非接入74LS161的1脚清零端和小时的个位计数器的2脚脉冲输入端,从而实现6进制计数器和进位功能。5.3小时的设计小时部分具体设计如图5示:图5小时部分设计图利用74LS160和7

8、4LS00设计10进制计数器显示小时的个位8:7脚和10脚接高电平。15脚(串行进位输出端)接入十位计数器的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。