高电位梯度片式厚膜zno压敏电阻的研制

《高电位梯度片式厚膜zno压敏电阻的研制》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、高电位梯度片式厚膜ZnO压敏电阻的研制高电位梯度片式厚膜ZnO压敏电阻的研制高电位梯度片式厚膜ZnO压敏电阻的研制【摘要】：本论文采用稀土掺杂和低温烧结的方法制备了高电位梯度片式和厚膜两种类型的ZnO压敏电阻,结合电学性能、晶相组成、微观形貌等表征手段,对制备工艺进行了优化,并分析了工艺条件对高电位梯度试样各项性能的影响。另外,我们还从微观角度对高电位梯度ZnO压敏电阻的导电机理进行了模拟,引入复合电流效应来说明预击穿区的导电过程,很好的解释了试样非线性性能指标中较高的电位梯度值。添加稀土元素氧化物Y2O3对ZnO压

2、敏电阻进行掺杂,我们发现无论是片式试样还是厚膜试样,电位梯度的提升都是非常明显的。通过对Y2O3掺杂浓度的优化,得出在掺杂0.08mol%Y2O3时,试样的电位梯度值达到最大。片式试样的电位梯度值由掺杂前的1648.9V/mm增加到掺杂后的2460.5V/mm,提高了49%；厚膜试样的电位梯度值由掺杂前的2660.8V/mm增加到掺杂后的3159.4V/mm,提高了19%。试样电位梯度的提升,主要是由微观晶粒尺寸的减小引起的。一般而言,在微观性能不变的前提下,ZnO压敏电阻的电位梯度与晶界的数量密切相关,晶界是承受电

3、压的主体,单位厚度上晶界的数量越多,试样的电位梯度就越高。实验中通过掺杂,使片式试样ZnO晶粒的平均尺寸减小了21%,厚膜试样ZnO晶粒的平均尺寸减小了13%,从而引起试样电位梯度的大幅度提升。Y2O3掺入压敏电阻中主要是以独立Y2O3相的形式存在的,偏析于晶界处的Y2O3钉扎在ZnO晶粒边缘,能够很好的抑制晶粒的长大。虽然实验中发现,随着Y2O3含量的增加,厚膜试样内部的晶格畸变和内应力都在增大,对试样电位梯度的提高不利,但是在掺杂初期,晶格畸变和内应力的负面作用远不及晶粒尺寸减小提升电位梯度这一正面作用的影响大,

4、结果是掺杂一定量的Y2O3后,试样的电位梯度有明显提升。不过掺杂量并不是越多越好,当超过最佳浓度0.08mol%后,晶格畸变和内应力带来的负面作用凸现出来,试样的电位梯度开始降低。在ZnO压敏电阻的烧结过程中,烧结温度对试样电位梯度的影响很大。前期的高能球磨使粉体颗粒高度细化,尺度达到准纳米级,同时掺杂的Y2O3能够在烧结过程中阻碍晶粒的长大,使压敏电阻的烧结成瓷过程可以在较低的温度下完成。这样,传统的1200℃的烧结温度过高,对试样产生三个方面的破坏：一是Bi2O3挥发严重,造成晶界非线性成分比例失调；二是Y2O。

5、固溶加剧,引起冷却过程中氧空位的缺失；三是晶粒异常长大,孔洞和空隙明显增多,破坏微观结构的均匀性。这三方面的破坏对ZnO压敏电阻电位梯度以及其它性能的不利影响是灾难性的,因此必须避免。实验中比较了不同烧结温度下试样的三参数,得出片式试样在800℃的烧结温度下性能最好,厚膜试样在725℃的烧结温度下性能最好。通常认为,ZnO压敏电阻的单晶界结构是由两个背靠背的Schottky势垒组成。高且窄的晶界势垒在预击穿区有助于阻碍电子的势垒翻越,在击穿区有助于促使电子的势垒隧穿,可以很好的完成压敏电阻电学性能的线性-非线性转变。

6、实验中,对片式试样,将烧结温度降低到800℃,试样的势垒高度上升到0.89eV,势垒宽度减小到15nm；对厚膜试样,将烧结温度降低到725℃,试样的势垒高度上升到0.81eV,势垒宽度减小到10nm,势垒的形状均发生了较大的改变,由矮宽变的高窄。这种变化,使预击穿区电子越过一侧势垒进入另一侧势垒的要求更为严格,即试样整体的电导率降低,电位梯度值提高；而一旦进入击穿区,狭窄的势垒很容易发生电子的隧穿效应,即试样的非线性转变加快,非线性系数提高。在直流老化性能方面,我们着重对片式试样进行了120℃的环境温度下持续加压测试

7、。结果发现,长时间在试样两端施加直流电压,试样会产生一定的直流老化现象,体现在漏电流的增加上。烧结温度对试样直流老化性能的影响最为明显,出现了高温烧结试样随加压时间的增加,漏电流急剧增大的情况。1200℃的烧结试样在加压10h后,漏电流超过1200μA,已经完全老化,这是因为较高的烧结温度恶化了晶界性质,加速了试样的老化。800℃的烧结试样在加压20h后,仍然维持着几十微安的漏电流值,这说明了低温烧结试样较好的电学稳定性。在介电性能方面,我们着重对厚膜试样进行了介电常数、损耗因子和阻抗的变化分析。结果发现,725℃烧

8、结的试样在测试频率范围内具有最高的介电常数,在低频区具有稳定的介电常数值和最小的损耗因子,在高低频端具有最大的阻抗差。ZnO压敏电阻的有效电容来自晶界电容,高的介电常数表明试样的晶界质量良好；在低频区域,ZnO压敏电阻的介电损耗主要由电导损耗引起,大小取决于晶界电阻值,较小的介电损耗说明晶界的阻性较好；在高频区域,晶粒的电阻在阻抗中起主要作用,