数字信号处理器系统《soc 设计方法与实现》课程设计

数字信号处理器系统《soc 设计方法与实现》课程设计

ID:11744640

大小:62.00 KB

页数:38页

时间:2018-07-13

数字信号处理器系统《soc 设计方法与实现》课程设计_第1页
数字信号处理器系统《soc 设计方法与实现》课程设计_第2页
数字信号处理器系统《soc 设计方法与实现》课程设计_第3页
数字信号处理器系统《soc 设计方法与实现》课程设计_第4页
数字信号处理器系统《soc 设计方法与实现》课程设计_第5页
资源描述:

《数字信号处理器系统《soc 设计方法与实现》课程设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字信号处理器系统《SOC设计方法与实现》课程设计《SOC设计方法与实现》课程设计一实验负责人二实验时间2012112020121214三设计说明设计一个数字信号处理器系统其功能为在8位微控Intel8051的控制下对输入信号进行数字滤波处理并根据输入数据的大小产生一组控制液晶板的显示工作过程如下1Intel8051是微处理器2TH99CHLS是要实现的系统3Display是一个液晶显示板它包括三个显示区一个时间显示区一个数字显示区和一个由16个小方块组成的信号幅度显示其结构见下图所示对应的管脚接高电平时液晶板上的线段显示接低电平时线段消失四实验目的完成一个

2、数字系统的VerilogHDL描述和利用EDA工具的VerilogHDL仿真综合环境对这一描述进行仿真并综合完整地从事一个数字VLSI系统的设计过程理解和掌握现代集成电路的设计流程硬件描述语言综合理论等高层次设计方法以及它和物理实现之间的关系巩固在理论课阶段学习的相关知识实验设备代码输入工具QuartusII功能仿真ModelSimSE62b综合工具DCSynplifyPro862系统简介1工作过程1在外部信号PEbar的控制下芯片从端口in读入一个八位数据2在1中输入的数据与微处理器给出的另一个八位数据进行按位与操作3在2中处理过的数据经数字滤波后从端口o

3、ut输出4TH99CHLS内部产生一组时间信号包括时和分其格式为hhmm这组时间信号的初值由微处理器给出微处理器可以随时对时间信号进行修改5送往液晶显示板的信号有三组a4中产生的时间信号经七段译码后从端口hour和minute送出b3中经数字滤波的信号在转换成十进制并做七段译码后百位经端口d00十位经端口d10个位经端口d01送出c3中经数字波的信号在经过压缩后通过端口ap送出2数字滤波器数字滤波器的转移函数为滤波器的系数B0B1B6均由微处理器给出微处理器可以根据需要修改这些系数模块说明根据功能分析将整个系统分为8个模块各个模块对应的源文件和功能描述如下表

4、所示模块名称对应源文件功能说明decoderdecoderv将四位二进制译码为LED显示输入4bit输出为7bit直接驱动显示装置为组合逻辑H2DH2Dv进行16进制到十进制的转换输入为8bit无符号数输出为百十个位数字其中每个数字4bit位宽同样为组合逻辑decoder_4X16decoder_4X164-16译码器主要是将经过ysqrtx压缩后的数据送至显示设备输入4bit输出16bit组合逻辑sqrt_lutsqrt_lutv主要实现ysqrtx的运算主要是通过比较和查找表方式实现输入8bit输出4bit时序逻辑一个时钟周期mul8b_shiftadd

5、_fsmmul8b_shiftadd_fsmv乘法器设计通过移位加的方式实现内部通过状态机实现完成一次乘法需要8个时钟周期timer_clktimer_clkv时间时钟模块主要是根据系统时钟计算秒通过计数器级联的方式实现filterfilterv这是整个系统比较核心的部分主要实现滤波器的设计和与微处理器的接口时序设计接口需要三态控制并且要注意读写信号的控制滤波器采用并行设计用面积换取速度TH99CHLSTH99CHLSv顶层元件例化主要是将上述各个模块进行组合整个功能框图如下七行为描述及仿真结果下面是测试用的模块介绍模拟TH99CHLS外围的单片机控制信号和

6、数据输入等模块名称对应的源文件功能说明osc_rstosc_rstv产生时钟频率和复位信号fir_tbfir_tbv滤波器数据的输入wr_rdwr_rdv单片机WRRD信号的模拟mcumcuv主要是模拟单片机对TH99CHLS芯片的控制包括寄存器的读入与读出等一系列操作top_testtop_testv顶层测试文件主要是进行元件例化ModelSimSE功能仿真结果波形图如下第一张图为前0-7us第二张图为7us-15us详细图形见source中的1bmp和2bmp也可以查看其下的vsimwlf需要安装modelsim此图为对TH99CHLS芯片内部b0-b6

7、滤波器系数寄存器的操作和对minihour寄存器初始化的操作仿真结果八综合结果及分析Synplify综合结果如下DC综合结果如下九所占用的资源和数据通道分析该系统所占用的资源如下在滤波器设计中并没有采用乘法器的复用而是采用了多个乘法器的复制牺牲面积来换取速读的提高综合后的频率能够达到50MHz滤波器的数据通道如下用多个乘法器RTL级设计RTL级设计的基本部件是寄存器计数器多路复用器和算术逻辑单元ALU通常采用真值表和状态表来表示其描述多采用数据流描述方式行为级设计中通过定义IO响应的方式描述硬件很少考虑硬件的具体实现仅仅是一些写就的程序或者过程用于模拟器件行

8、为建立算法模型由于没有考虑具体物理实现通常综合效果不

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。