soc设计中的低功耗技术

soc设计中的低功耗技术

ID:12385032

大小:29.50 KB

页数:10页

时间:2018-07-16

soc设计中的低功耗技术_第1页
soc设计中的低功耗技术_第2页
soc设计中的低功耗技术_第3页
soc设计中的低功耗技术_第4页
soc设计中的低功耗技术_第5页
资源描述:

《soc设计中的低功耗技术》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、SoC设计中的低功耗技术第25卷第1期2007年3月≥集;成:电:簿通讯JICHENGDIANLUTONGXUNV01.25No.1Mar.2007SoC设计中的低功耗技术汪健刘小淮(中国兵器工业第214研究所蚌埠233042)摘要SoC越来越成为设计的主流趋势,而应用系统对低功耗无止境的需求,使得SoC低功耗设计技术变得日益重要.本文首先介绍了低功耗的基本概念,包括原理,优化技术等,着重介绍了面向SoC的系统级功耗优化技术,最后展望了SoC低功耗设计的一些发展方向.关键词SoCRTL低功耗设计1引言随着深亚微米集成电路工艺技术的突破,可以将用于完成某一应

2、用领域的一个或多个微处理器,数字/模拟转换器,存储器,模拟及接口,控制电路等集成在同一芯片上,这种集成电路设计技术称为SoC(SystemonaChip)设计技术.采用SoC设计技术,可以大幅度地提高系统的可靠性,减少系统的面积,降低系统成本,极大地提高系统的性能价格比.SoC系统因为集成有百万门以上的器件和在数百兆时钟频率下工作,将会有数十瓦的功耗.巨大的功耗给使用封装和可靠性方面都带来了问题.进入SoC时代,低功耗已经成为与面积和性能同等重要的设计目标,在特定领域,功耗指标甚至成为第一大要素.随着小型化的需求越来越强烈,像手持设备中的各种应用要求其中芯

3、片的速度越来越快,面积越来越大,智能化越来越高,这必然导致芯片的功耗呈指数增加.SoC技术的发展使得单个芯片集成所有的处理部件成为可能,这些处理部件可以包括基本的晶体管,不同的处理器核,内存单元甚至模拟单元.包含了如此众多的部件,功耗设计将成为一个关键而且复杂的课题.同时由于电池的技术相对落后,发展缓慢,而快速散热的要求又会导致封装和制冷成本提高,功耗大导致温度高,载流子速度饱和,IC速度也无法再提升.低功耗需求是SoC发展的推动力之一,如何降低功耗又是SoC面临的艰巨任务之一.2低功耗概述'2.1基本概念功耗基本定义为能量消耗的速率,如(1)式所示:P=

4、AE/At(1)其中,AE为△t时间内消耗掉的能量.当△t趋于零时,公式代表瞬态功耗;否则,代表△t时间内的平均功耗.两者意义不同,有不同的应用背景和优化策略.通常两者被笼统地概括为低功耗设计.实际研究中可根据不同情况进行区分:.(1)瞬态功耗优化:目标是降低峰值功耗,解决电路可靠性问题,如电迁移,热载流子等效应对电路可靠性造成的影响;(2)平均功耗优化:目标是降低给定时间内的能量消耗,主要针对电池供电的便携电子设备,以延长电池寿命或减轻设备重量.2.2功耗的物理来源芯片电路的功耗主要来自两个方面:动态功耗和静态功耗.动态功耗主要是电容的充放电和短路电流.

5、静态功耗主要是漏电流,包括PN结2参纂域路遒讯≤第25卷第1期反向电流和亚阈值电流,以及穿透电流.动态功耗电流如图1所示.漏电流和亚阈值电流如图2所示.VddVss电短路电流图l动态功耗中的电容充电和短路电流Vs8亚阈值电罚【电螽【图2漏电流和亚阈值电流示意图其中亚阈值电流和阈值电压的关系如图3所示.阈值电压越低,亚阈值电流越大.图3亚阈值电流和阈值电压的关系图电容充电的开关电容电流功耗约占总功耗的70%,其他功耗约占30%.现有的低功耗主要来自电容充放电导致的功耗.但是随着加工工艺不断向深亚微米发展,静态功耗的考虑也越来越重要.(1)电容充放电功耗设C为

6、CMOS电路的电容,电容值为PMOS管从0状态到1状态所需的电荷量与电压的比值.如图1所示以一个反相器为例,当该电压为Vdd时,从0到1状态变化(输人端)所需要的能量是CVdd.其中一半的能量存储在电容之中,另一半的能量扩展在PMOS之中.对于输出端来说,它从l到0过程中,不需要Vdd的充电,但是在NMOS下拉的过程中,会把电容存储的另一半能量消耗掉.如果CMOS在每次时钟变化时都变化一次,则所耗的功率就是CVdd.f,但并不是在每个时钟跳变过程之中,所有的CMOS电容都会进行一次转换(除了时钟缓冲器),所以最后要再加上一个概率因子Ot.电路概率因子Ot代

7、表的是,在平均时间内,一个节点之中,每个时钟周期之内,这个节点所变化的几率.最终得到的功耗表达式为:Psw=Ot?C?Vdd.?f(2)(2)短路功耗短路功耗是CMOS晶体管在翻转过程中的短暂时间内,P管和N管同时导通而形成电源和地之间短路电流造成的.CMOS电路中,如果条件Vtn<Vin<Vdd—IVtpI成立,其中Vtn是NMOS的阈值电压,Vtp是PMOS的阈值电压,这时在Vdd到地之间的NMOS和PMOS就会同时打开,产生短路电流.在门的输入端上升或者下降的时间比其输出端的上升或者下降时间快的时候,短路电流现象会更为明显.为了减少平均的

8、短路电路,应尽量保持输人和输出在同一个沿上.一般来说,内部短路电流

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。