微机接口原理作业

《微机接口原理作业》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、微机原理与接口技术作业班级：研1020姓名：冯旭学号：1008221031任课老师：蔺广逢2011年6月1、总结和概述8086的体系架构，对地址与数据总线的生成电路及其作用进行详细分析。答：8086的体系构架如下：⑴CPU结构①CPU内部结构8086CPU由两部分组成：A、指令执行部件：执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。B、总线接口部件：总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理

2、地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。②CPU的寄存器结构A、通用寄存器：AX：累加器一般用来存放参加运算的数据和结果，在乘、除法运算、I/O操作、BCD数运算中有不可替代的作用。BX：基址寄存器除可作数据寄存器外，还可放内存的逻辑偏移地址，而AX，CX，DX则不能。CX：将它称作计数寄存器，是因为它既可作数据寄存器，又可在串指令和移位指令中作计数用。DX：DX除可作通用数据寄存器外，还在乘、除法运算、带符号数的扩展指令中有特殊用途。SI：源变址寄存器多用于存放内存的逻辑偏移地址

3、，隐含的逻辑段地址在DS寄存器中，也可放数据。DI：目标变址寄存器多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中也可放数据。BPSS：基址指针用于存放内存的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中。SP：堆栈指针用于存放栈顶的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中。B、段寄存器总线接口部件BIU设有4个16位段寄存器CS（CodeSegment），代码段寄存器中存放程序代码段起始地址的高16位。DS（DataSegment），数据段寄存器中存放数据段起始地址的高16位。SS（StackSegment），堆栈段寄存器中存放堆栈段起

4、始地址的高16位。ES（ExtendedSegment），扩展段寄存器中存放扩展数据段起始地址的高16位。C、标志寄存器FR标志寄存器FR中共有9个标志位，可分成两类：状态标志表示运算结果的特征，它们是：CF（进位标志位）、PF（奇偶校验标志位）、AF（辅助进位标志位）、ZF（零标志位）、SF（符号标志）和OF（溢出标志）控制标志控制CPU的操作，它们是IF（中断标志位）、DF（方向标志位）和TF（单步标志位）。D、指令指针寄存器IP：BIU要取指令的地址③CPU的管脚及功能最小模式下A、AD15～AD0(AddressDataBus)：地址/数据复用

5、信号，双向，三态。在T1状态（地址周期）AD15～AD0上为地址信号的低16位A15～A0；在T2～T3状态（数据周期）AD15～AD0上是数据信号D15～D0。B、19/S6～A16/S3(Address/Status)：地址/状态复用信号，输出。在总周期的T1状态A19/S6～A16/S3上是地址的高4位。在T2～T4状态，A19/S6～A16/S3上输出状态信息。C、BHE#/S7(BusHighEnable/Status)：数据总线高8位使能和状态复用信号，输出。在总线周期T1状态，BHE#有效，表示数据线上高8位数据有效。在T2～T4状态BH

6、E#/S7输出状态信息S7。S7在8086中未定义。D、RD#(Read)读信号，三态输出，低电平有效，表示当前CPU正在读存储器或I／O端口。E、WR#(Write)写信号，三态输出，低电平有效，表示当前CPU正在写存储器或I／O端口。F、M／IO#(Memory／IO)存储器或I／O端口访问信号。三态输出，M／IO#为高电平时，表示当前CPU正在访问存储器，M／IO#为低电平时，表示当前CPU正在访问I／O端口。G、READY准备就绪信号。由外部输入，高电平有效，表示CPU访问的存储器或I／O端口己准备好传送数据。当READY无效时，要求CPU插入

7、一个或多个等待周期Tw，直到READY信号有效为止。H、INTR(InterruptRequest)中断请求信号，由外部输入，电平触发，高电平有效。INTR有效时，表示外部设备向CPU发出中断请求，CPU在每条指令的最后一个时钟周期对INTR进行测试，一旦测试到有中断请求，并且当中断允许标志IF＝1时，则暂停执行下条指令转入中断响应周期。I、INTA#(InterruptAcknowledge)中断响应信号。向外部输出，低电平有效，表示CPU响应了外部发来的INTR信号。J、NMI(Non—MaskableInterruptRequest)不可屏蔽中断

8、请求信号。由外部输入，边沿触发，正跳沿有效。CPU一旦测试到NMI请求信号，待当前指令执行完就