数字逻辑第章习题参考解答

数字逻辑第章习题参考解答

ID:12615430

大小:233.50 KB

页数:9页

时间:2018-07-18

上传者:xinshengwencai
数字逻辑第章习题参考解答_第1页
数字逻辑第章习题参考解答_第2页
数字逻辑第章习题参考解答_第3页
数字逻辑第章习题参考解答_第4页
数字逻辑第章习题参考解答_第5页
资源描述:

《数字逻辑第章习题参考解答》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

第6章习题参考解答6-3画出74x27三输入或非门的德摩根等效符号。解:图形如下6-10在图X6.9电路中采用74AHCT00替换74LS00,利用表6-2的信息,确定从输入端到输出端的最大时间延迟。解:该图中从输入到输出需要经过6个NAND2;每个NAND2(74AHCT00)的最大时间延迟为9ns;所以从输入端到输出端的最大时间延迟为:54ns。6-31BUT门的可能定义是:“如果A1和B1为1,但A2或B2为0,则Y1为1;Y2的定义是对称的。”写出真值表并找出BUT门输出的最小“积之和”表达式。画出用反相门电路实现该表达式的逻辑图,假设只有未取反的输入可用。你可以从74x00、04、10、20、30组件中选用门电路。解:真值表如下A1B1A2B2Y1Y2A1B1A2B2Y1Y2000000100000000100100100001000101000001101101101010000110010010100110110011000111010011101111100 利用卡诺图进行化简,可以得到最小积之和表达式为Y1=A1·B1·A2’+A1·B1·B2’Y2=A1’·A2·B2+B1’·A2·B2Y2采用74x04得到各反相器采用74x10得到3输入与非采用74x00得到2输入与非实现的逻辑图如下:6-32做出练习题6-31定义的BUT门的CMOS门级设计,可以采用各种反相门逻辑的组合(不一定是二级“积之和”),要求使用的晶体管数目最少,写出输出表达式并画出逻辑图。解:CMOS反相门的晶体管用量为基本单元输入端数量的2倍;对6-31的函数式进行变换:利用圈-圈逻辑设计,可以得到下列结构: 此结构晶体管用量为20只(原设计中晶体管用量为40只)6-20采用一片74x138或74x139二进制译码器和NAND门,实现下列单输出或多数出逻辑函数。解:a)b)c) d)e)f) 6-38假设要求设计一种新的组件:优化的十进制译码器,它只有十进制输入组合。与取消6个输出的4-16译码器相比,怎样使这样的译码器价格降至最低?写出价格最低译码器的全部10个输出的逻辑等式。假设输入和输出高电平有效且没有使能输入。解:设输入为:A,B,C,D,将6个输入组合作为无关项以化简其余输出的乘积项,输出函数卡诺图如下:利用无关项进行最小成本设计,可以得到下列输出函数:与4-16译码器的前10个输出的实现相比,减少了10个与门输入端,减少了20只晶体管的用量。 6-43采用一片SSI器件(4xNand2)和一片74x138,实现下列4个逻辑函数。解:6-21图X6.21电路有什么可怕的错误?提出消除这个错误的方法。解:该电路中74x139两个2-4译码器同时使能,会导致2个3态门同时导通,导致输出逻辑电平冲突。为解决这一问题,可将使能端分开,进行反相连接,各自使能,即可消除该错误。6-63设计适合于24引脚IC封装的3输入,5位多路复用器,写出真值表并画出逻辑图和逻辑符号。解:设数据输入A(4..0),B(4..0),C(4..0),数据输出Y(4..0)选择端S1,S0则Y=S1·S0·A+S1·S0’·B+S1’·S0·C真值表:S1S0Y00d01C10B11A其中Y,A,B,C均为5位总线,S1,S2为单线,加上电源和接地,可以采用24引脚IC封装。逻辑图和逻辑符号如下: 6-68对于图X6.68所示CMOS电路实现的逻辑功能,写出真值表并画出逻辑图(电路包含3.7.1节介绍的传输门)。解:SABZSABZ00001000001010110101110001111111Z=AS’Z=SBZ=AS’+BS为2选1多路器逻辑图为:6-24采用奇数块XNOR门,用图6-70(a)的形式构成某种校验电路,该电路实现什么功能?解:XNOR为XOR增加一个反相圈构成;对于偶数块的连接,利用圈到圈设计可以看到,功能与XOR的连接相同(如下图所示); 所以,对于奇数块连接时,输出与对应XOR连接电路正好相反,即得到偶校验电路。6-96采用3块74x682和必要的门电路设计一个24位比较器,将2个24位的无符号数P和Q进行比较,产生2位输出表达P=Q和P>Q。解:利用3块74x682(8位数值比较器)分别进行高中低3个8位段的比较;将各段的PEQQ_L进行NAND运算,可以得到PEQQ(P=Q);利用下式可以得到PGTQ(P>Q):电路连接图如下所示:6-97设计一个3位相等检测器,该器件具有6个输入端:SLOT[2..0]和GRANT[2..0],一个低电平有效的输出端MATCH_L。利用表6-2,6-3提供的SSI和MS I器件,设计出最短时间延迟的器件。解:采用表6-3的74FCT682,延迟时间为11ns。器件连接图如下:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。
关闭