电路的输出有高阻态

《电路的输出有高阻态》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、模块六1．电路的输出有高阻态、高电平和低电平3种状态。2．分配律3．反演律（摩根定律）：4．吸收律：证明：5．逻辑函数有5种表示形式：真值表、逻辑表达式、卡诺图、逻辑图和波形图。6．异或函数：7．组合逻辑电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）。8．分析组合逻辑电路通常有以下几个步骤：《表决。与非门。判一致电路》1.根据已知的逻辑图写出逻辑表达式。2.对得到的逻辑表达式进行化简或变换。3.列出真值表4.进行功能分析9．组合逻辑电路的设计一般步骤：1.将给出的实际逻辑问题进行逻辑抽象，确定输入输出变量。

2、2.根据给定的因果关系列出真值表。3.根据真值表，写出相应的逻辑表达式，然后进行化简，并转换成命题所要求的逻辑表达式（最小项表达式）。4.根据可能提供的逻辑电路类型，求出所需要的表达式形式。5.根据化简或变换后的逻辑表达式，画出逻辑图。10．组合逻辑电路的基本单元是门电路，时序逻辑电路的基本单元是触发器11．基本RS触发器特点(1)触发器的次态不仅与输入信号状态有关，而且与触发器原来的状态有关。(2)电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。(3)在外加触发信号有效时，电路可以触发翻转，实现置0或置1。(4)

3、在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。12．同步RS触发器C＝0时，触发器保持原来状态不变。C＝1时，工作情况与基本RS触发器相同特点（1）时钟电平控制。在C＝1期间接收输入信号，C＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。13．同步D触发器C=1期间有效C=0时触发器状态保持不变。C=1时，根据同步RS触发器的逻辑功能可知，如果D=0，则R=1，S=0，触发器置0；如果D=1，则R=0，S

4、=1，触发器置1。14．维持阻塞D触发器Qn+1=DC上升沿时刻有效15．主从JK触发器