片上系统(soc)设计与eda

片上系统(soc)设计与eda

ID:14597496

大小:40.00 KB

页数:4页

时间:2018-07-29

片上系统(soc)设计与eda_第1页
片上系统(soc)设计与eda_第2页
片上系统(soc)设计与eda_第3页
片上系统(soc)设计与eda_第4页
资源描述:

《片上系统(soc)设计与eda》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、片上系统(SOC)设计与EDA摘要:利用EDA工具和硬件描述语言(HDL),根据产品的特定要求设计性能价格比高的片上系统,是目前国际上广泛使用的方法。与传统的设计方法不同,在设计开始阶段并不一定需要具体的单片微控制器(MCU)和开发系统(仿真器)以及带有外围电路的线路板来进行调试,所需要的只是由集成电路制造厂家提供的用HDL描述的MCU核和各种外围器件的HDL模块。设计人员在EDA工具提供的虚拟环境下,不但可以编写和调试汇编程序,也可以用HDL设计、仿真和调试具有自己特色的快速算法电路和接口,并通过综合和布线工具自动转换为电路结构,与制造厂家的单元库、宏库及硬核对应起来,通过仿真验

2、证后,即可投片制成专用的片上系统(SOC)集成电路。关键词:片上系统(SOC)EDA硬件描述语言(HDL)单片机一、芯片设计和制造是电子工业发展的基础近10年来我国的电子工业取得了很大的进步,无论在消费类产品如电视、录像机还是在通信类产品如电话、网络设备方面,产品的档次和产量都有快速的提高。但这些产品的核心部件——芯片,大多需要进口,每年需要花费大量外汇来购买。许多产品技术档次的提高也受制于芯片。由于高档产品使用的新芯片价格昂贵,研制能在国际高档产品市场竞争的电子产品和设备非常困难。我国目前能在国际市场上竞争的电子产品大多数还是中低档的。由于核心芯片大多需要进口,因此利润非常低,主

3、要依靠我国相对较廉价的劳动力才能在市场中生存。在21世纪的头5年中,如果我们还不能掌握核心芯片的设计和制造技术,电子工业很难在20年内赶上国际先进水平。核心芯片的设计是高级技术,但并非每一种核心芯片都是非常难设计和制造的,大多数中低档电子产品中的片上系统SOC(SystemonChip)并不复杂。目前,我国许多电子工程师已掌握了传统的微控制器系统开发手段:编写汇编程序,利用开发系统进行仿真来调试汇编程序和接口信号。在这一基础上,如果掌握一些常用的EDA工具,了解复杂数字系统的设计思路并能主动深入地学习HDL语言,不但能设计出具有自己知识产权的微控制器和线路板,甚至能设计出几万门甚至

4、几百万门的专用数字信号处理芯片和片上系统。二、掌握HDL是利用EDA工具--开发片上系统的敲门砖由于设计的复杂性,必须有一种语言能在各个层面上精确地为各种电路行为和结构建立模型,以便在计算机上对设计是否正确进行仿真。HDL特别是VerilogHDL得到在第一线工作的设计工程师的特别青睐,不仅因为HDL与C语言很相似,学习和掌握它并不困难,更重要的是它在复杂的SOC的设计上所显示的非凡性能和可扩展能力。在数字系统设计的仿真领域,HDL早在10多年前就已得到全世界数字系统设计工程师的广泛承认,是目前世界上应用最普及的硬件描述语言。特别是近年来在数字系统自动综合方面也已显示出它旺盛的生命

5、力。VerilogHDL还支持模拟电路的设计。OpenVerilogInternational(以下简称OVI)组织,最近已公布Verilog-AMS语言参考手册(LanguageRefe-renceManual,以下简称LRM)的草案,在这个草案里定义了这种可用于模拟和数字混合信号系统设计的硬件描述语言。Verilog-AMS硬件描述语言是符合IEEE1364标准的VerilogHDL的1个子集。它覆盖了由OVI组织建议的VerilogHDL的定义和语义,目的是让数模混合信号集成电路的设计者,既能用结构描述又能用高级行为描述来创建和使用模块。所以,用VerilogHDL语言可以使

6、设计者在整个设计过程的不同阶段(从结构方案的分析比较,直到物理器件的实现),均能使用不同级别的抽象。目前,在许多软件公司的努力下,许多模型的开发工具正在出现,这必将大大加快模型的开发过程。他们提供了模拟电路模型的开发工具,如电路分析工具、行为建模工具、设计优化工具和设计自动化工具。有的工具能生成电路部件的行为模型,这种行为模型可用于电路的仿真。有联想能力的读者和电子工程师们,通过诸如手机、商务通等新电子产品的不断涌现,不难想像它们确实是设计方法革命性变革的产物。三、SOC的设计宜先从数字系统开始逐步过渡到数模混合系统由于数字系统的基本部件比较简单,无非是一些与门、或门、非门、触发器

7、、多路器等,宏器件无非是一些加法器、乘法器等。设计数字系统的EDA工具也比较容易免费得到,一些简单的CPU核也可以在网上免费得到,即使是很先进的CPU核,如果需要投片即制成真正的ASIC,也可以通过与集成电路制造厂家协商得到。在投片制造之前,还可以用FPGA来验证所设计的复杂数字系统的电路结构是否正确。要做到这一点首先要搞清楚1个概念:这些数字系统的基本部件、宏器件或CPU核都是用HDL语言描述的,有的使用结构级的描述;有的采用用户自定义原语UDP(即逻辑真值表)描述

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。