可编程片上系统设计_复习大纲 (2)

《可编程片上系统设计_复习大纲 (2)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《可编程片上系统设计》复习大纲1.Altera公司可编程逻辑器件中支持NiosII软核处理器的器件系列Cyclone,CycloneⅡ,Stratix,StratixⅡ,StratixGX,HardCopyStratix2.Avalon总线的总线结构及其功能总线结构：内设：NiosCPU，DMA控制器（DMAcontroller）；外设：指令存储器（instructionmemory），数据存储器（datamemory）,SDRAM控制器（SDRAMcontroller），以太网接口（Ethernetinterface）功能：Avalon总线是一种相对简单的总线

2、结构，主要用于连接片内处理器与外设，以构成可编程单芯片系统（SOPC）。Avalon总线描述了主从构件间的端口连接关系，以及构件间通信的时序关系。3.Nios软核处理器的特征1）更多的可配置寄存器2）极大的灵活性和可扩展性3）功能强大的开发工具4.NiosII软核处理器系列包括了内核NiosⅡ/f(快速)，NiosⅡ/e(经济)，NiosⅡ/s(标准)5.SoC的设计是基于IPCore复用，IPCore包括哪些硬核，软核，固核6.在FPGA设计中嵌入SignalTap Ⅱ逻辑分析仪具体有哪两种方法第一种方法是建立一个SignalTap Ⅱ文件（.stp），然后定

3、义STP文件的详细内容；第二种方法是用MegaWizardPlag-InManager建立并配置STP文件，然后用MegaWizard实例化一个HDL输出模块。7.LogicLock区域的特性主要有哪两个标志大小、状态。（固定大小，锁定状态；固定大小，浮动状态；自动大小，浮动状态）8.Nios处理器有哪三种不同的方法来实现整数乘法1)MUL指令2）MSTEP指令3）软件乘法器9.CycloneIIFPGA内部的嵌入式乘法器能够实现在典型DSP功能中经常用到的简单乘法器操作。每个嵌入式乘法器都能够被配置成为怎样的乘法器配置成为一个18×18位的乘法器，或两个9×9

4、位的乘法器10.DSPBuilder设计流程中的自动流程较之手动流程存在哪些缺点无法设置具体型号的器件、无法指定引脚分配11.QuartusII软件编程器具有哪四种编程模式1）被动串行模式2）JTAG模式3)主动串行编程模式4）套接字内编程模式12.CycloneIIFPGA上面集成的BlockRAM为M4K，其大小如何？4KB13.NiosIIIDE为软件开发提供了哪些主要功能工程管理器，编辑器和编译器，调试器以及闪存编程器14.NiosII处理器的运行模式有哪些用户模式，超级用户模式，调试模式15.QuartusII软件的开发流程是哪些1.Nios指令总线主

5、端口（InstructionBus-Master）有哪些特点Nios指令总线主端口（InstructionBus-Master）是16位宽的端口，支持延时操作。此主端口仅仅是负责从存储器中读取指令的通道，不支持任何写操作。因为主端口支持延时操作，所以能够适合于各种不同速度的存储器。指令主端口可以在上一条指令返回之前，发出新的读取指令的请求。NiosCPU采用“假设无分支（branch-not-taken）”的预测方法来生成预取指令的地址。由于支持具有操作延迟的存储器，所以使得在使用慢速存储器时，对CPU的影响达到最小，并能在整体上提高系统的最高频率。当访问慢速存

6、储器的时，用户还可以选用片内缓存的机制来提高读取指令的平均速度。由SOPCBuilder自动产生的Avalon总线，具有动态总线宽度对齐逻辑的功能。因此，在Nios指令总线主端口上可以连接8、16和32位宽的存储器，以满足不同应用场合的需要。2.基于FPGA的嵌入式系统的特点SOPC结合了SOC和FPGA各自的优点，一般具备以下基本特征：至少包含一个嵌入式处理器内核；具有小容量片内高速SRAM资源；丰富的IPCore资源可供选择；足够的片上可编程逻辑资源；处理器调试接口和FPGA编程接口；可能包含部分可编程模拟电路；单芯片、低功耗、微封装；系统简练、专用型强、实

7、时操作系统。3.软核处理器的特点（同3）4.SOPC的特点SOPC是一种通用器件，是基于FPGA的可重构SOC，其设计周期短，设计成本低。SOPC集成了硬核或软核CPU、ＤＳＰ、存储器、外围Ｉ／Ｏ及可编程逻辑，是更加灵活、高效的ＳＯＣ解决方案5.NiosCPU中具有指令缓存功能，缓存命中和缓存不命中的定义1）缓存命中：在启用缓存功能情况下，NiosCPU在执行程序时，如果缓存中具有下一条要执行的指令或者具有当指令所使用的数据，那么NiosCPU就可以直接使用，从而省去从外部存贮器中获取指令或数据的时间，把这种情况简称为缓存命中。当缓存有效时，缓存命中就会使得存储

8、器的加载操作在单个时钟周