fpga实现高速fft处理器的设计

fpga实现高速fft处理器的设计

ID:15334766

大小:170.76 KB

页数:5页

时间:2018-08-02

fpga实现高速fft处理器的设计_第1页
fpga实现高速fft处理器的设计_第2页
fpga实现高速fft处理器的设计_第3页
fpga实现高速fft处理器的设计_第4页
fpga实现高速fft处理器的设计_第5页
资源描述:

《fpga实现高速fft处理器的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、研究与开发电讯技术2003年第2期RESEARCH&DEVELOPMENT文章编号:1001-893X(2003)02-0074-053FPGA实现高速FFT处理器的设计X韩 颖,王 旭,吴嗣亮(北京理工大学电子工程系,北京100081)摘 要:介绍了采用Xilinx公司的Virtex-II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex-II芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶颈的出现,提高系统时钟频率,达到高速处理。实验表

2、明此处理器既有专用ASIC电路的快速性,又有DSP器件的灵活性的特点,适合用于高速数字信号处理。关键词:数字信号处理;现场可编程门阵列;快速傅里叶变换;加窗运算;求模平方运算中图分类号:TN911172文献标识码:ATheDesignofHigh-speedFFTProcessorsBasedonFPGAHANYing,WANGXu,WUSi-liang(DepartmentofElectronicEngineering,BeijingInstituteofTechnology,Beijing100081,China)Abstract:

3、Theimplementationmethodandskillofadesignforhigh-speedFFTprocessorbasedonXilinxVir2tex-IIFPGAisintroducedinthispaper.TousesufficientlyhardwareresourceoftheVirtex-IIFPGAandtoreducethecomplexlogic,theserialmodeisadoptedtoputthecomplexdataintothreeoperationswhichincludemulti

4、plyingwindow,performingFFT,computingmodule-square.Byusingtheserialandparallelarchitectureinthewholedesign,thebottleneckisavoided,thefrequencyofthesystemclockisincreasedandhigh-speedperformanceisachieved.Theexperimentprovesthattheprocessorhasnotonlythehigh-speedperformanc

5、eofASICcircuit,butalsotheflexibilityoftheDSPanditissuitableforhigh-speeddigitalsignalprocessing.Keywords:Digitalsingnalprocessing;FPGA;FFT;Multiplyingwindow;Computingmodule-square现已在许多领域得到广泛的应用。本设计可以用Xilinx公司近年推出的Virtex-II系列完成,除了具一、引  言有FPGA在线可编程的特点外,Virtex-II系列还有在高速数字信号

6、处理中,FFT处理器的处理速[1]4个主要特点使它适合实现高速FFT运算:(1)具度和精度是最主要的性能指标,但定点算法和浮点有大量的片内同步寄存器、锁存器、查找表、多路选算法使设计在速度与精度之间存在矛盾,针对实际择器等灵活的逻辑资源,便于实现流水结构以及逻的信号处理中需要的高速度与高精度的要求,本设辑运算;(2)内部时钟速度可达420MHz,且带有时计采用在灵活性和扩展性方面很强的FPGA(现场可钟管理块DCM和专用的时钟信号线,可以解决时钟编程门阵列)实现FFT(快速傅里叶变换)运算。由扭曲问题;(3)有为算术运算而特别设计的硬件

7、结于FPGA器件速度快、密度高、功耗低、可配置性强,构,如18bit×18bit嵌入式高速乘法器、快速进位逻X收稿日期:2003-01-17·74·©1995-2003TsinghuaTongfangOpticalDiscCo.,Ltd.Allrightsreserved.           研究与开发电讯技术2003年第2期RESEARCH&DEVELOPMENT辑链等;(4)具有大量的存取速度很快的内部块状有效减小运算时钟的周期,提高系统的整体速度。RAM,并且可以根据用户定义决定它的容量、是否双2.蝶形单元结构口等等,这不但有利

8、于简化设计,减少外围电路,而按时间抽取(DIT)的基-2蝶形运算算法可以[3]且有利于提高系统性能。可见这一系列的FPGA适表示为X(n)=x(n)+x(n+2p-s)Wns合实现高速FFT运算这种需要乘法

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。